图 4 总结了上述时钟分配方案，图中假定基准频率为 100MHz。图 4 中的时钟缓冲器和分配器在这个系统中有很重要的作用，因为它接收来自 OCXO 或 TCXO 器件的单端正弦波，并提供两个差分 LVPECL 信号，这两个信号适合发送到 ADC 和 PLL。为了使在所分配的时钟上附加的抖动最小，它应该这么做。LTC6957-1 是一款附加抖动很小的双 LVPECL 输出时钟缓冲器，适用于这种要求附加抖动较小的应用，并满足上述讨论中提出的所有要求。运用不同版本的 LTC6957，还可以实现其他输出格式。LTC6957-2 提供 LVDS 输出，LTC6957-3 和 LTC6957-4 提供 CMOS 输出。

图 4：基准时钟分配方案

电路实现

正如之前所讨论的那样，抖动是提高 IF 的主要限制因素之一。用常见 ADC 和 LTC6957-1 构成时钟分配器时，能实现什么样的性能? 为了确定这一点，我们修改了两款凌力尔特演示电路板，并将两块演示电路板连接起来，如图 5 所示。

图 5：IF 采样系统原理图，该系统采用两块凌力尔特演示电路板以及 315.5MHz 输入测试频率和 100MHz 基准时钟

LTC2153-14 是一款 310Msps、14 位 ADC，该 ADC 为高的模拟输入频率工作而进行了全面规定，从而使其适合在这应用中作为 IF 采样 ADC 使用。其演示电路板 DC1565A-G 修改后如图 5 所示。

演示电路 DC1765A-A 采用了 LTC6957-1，用来缓冲 100MHz OCXO 的正弦波输出。DC1765A-A 的两对差分 LVPECL 输出之一连接至 DC1565A-G 的差分编码时钟输入。第二对差分信号可以用作图 1 中 LO 产生 PLL 信号的基准输入。

考虑到该 ADC 的时钟频率为 100MHz，所以在避免混叠的同时，理论上能实现的最大带宽为 50MHz。如图 3 所示，选定了 7 阶奈奎斯特区域，这意味着，这个 50MHz 理想带宽涵盖了 300MHz 至 350MHz 频率范围。这就需要理想的砖墙式带通滤波器，且滤波器的中心频率为 325MHz，通带为 50MHz，以仅允许 300MHz 至 350MHz 范围内的 IF 信号通过，同时抑制其他所有在想要的频带中可能引起混叠和干扰的信号。

在一个实际滤波器中，除了中心频率容限，由于滤波器通带和阻带区域之间的过渡区域并非无限小，所以在这种情况下，更合理的 IF 带宽选择也许是例如带宽高达 30MHz、中心频率为 325MHz 的表面声波 (SAW) 滤波器。目前，越来越容易买到这一频率范围的 SAW 滤波器了。

性能总结

通过一个类似于 IF 选择性滤波器的 BPF 和一个衰减器 (其用于把 ADC 所承受的幅度调整至 -1dBFS) 将一个 315.5MHz 测试音调连接至改良型 DC1565A-G 的模拟输入。

DC1565A-G 通过 USB 连接至一台 PC，这里，PScope1 数据采集控制软件用于监视两个影响接收器质量的关键性参数：SNR 和 SFDR。图 6 示出了运行中的 PScopeTM，给出了当采用 315.5MHz、-1dBFS 音调作为 ADC 的模拟输入，并利用作为 ADC 编码时钟的 LTC6957-1 对 100MHz LVPECL 信号进行缓冲时的 131072 点 FFT 以及一些相关的分析。由图 6 可见，实现的 SNR 高于 64dB，而 SFDR 则超过了 80dB。对于 325MHz IF 采样器来说，这些指标参数是极其优异的。

图 6：PScope 的屏显图显示了 FFT 和所测得的、图 5 所示系统的信号完整性参数

由于 LTC6957-1 的输入是一个100MHz 正弦波 (为 50Ω 负载输送 +10dBm 功率)，因此按照 LTC6957 产品手册给出的建议，应把有助在输入为低幅度和 / 或低频率时减小附加抖动量的内部带宽限制滤波器 (FILTA 和 FILTB) 均关断。

结论

设计并评估了一个作为 RF 接收器一部分的 325MHz IF 采样系统。采用低抖动时钟缓冲器和分配器 LTC6857-1 以 LVPECL 格式来分配将被用作 ADC 采样时钟和 PLL 基准的 100MHz 系统基准时钟。该 IF 采样系统的性能通过观察 SNR 和 SFDR 数值来测量。利用该系统获得了卓越的 64dB SNR 和出色的 80dB SFDR，从而实现了有助放宽 RF 镜频抑制滤波器要求的较高 IF 采样。

注：

1 PScope 收集和分析来自 ADC 的时间域及频率域的数据，并显示相关参数 (可从 www.linear.com 下载)。