工程师，您发现LabVIEW FPGA和软件设计射频仪器优势了么？

概览

　　无线设备的数量、通信标准的多样性，以及调制方案的复杂度，每一年都在不断增加。而随着每一代新技术的诞生，由于使用传统技术测试无线设备，需要大量更复杂的测试设备，其成本也在不断提高。

　　使用虚拟（软件）仪器与模块化I/O相结合是一种最小化硬件成本并减少测试时间的方法。软件设计仪器的新方法使得射频测试工程师无需凭借自定义或特殊标准的仪器，就能以多个数量级的幅度减少测试时间。

　　阅读此文可以帮助您了解如何使用NI LabVIEW FPGA来设计和自定义您的射频仪器，以及通过软件设计的仪器能为您的测试系统所带来的好处。

　　软件设计仪器简介

　　多年来，测试工程师一直在运用诸如LabVIEW的软件包来实现自定义射频测量系统，并与传统封装仪器相比尽可能地减少成本。使用软件设计的方法不仅提供了强大的灵活性，更能使测试工程师利用到最新的PC，CPU和总线技术所带来的性能提升。

　　CPU成为了许多高要求射频测试应用的瓶颈，CPU有限的并行机制和软件栈将会导致延时，对于有些需要根据测量值或待测设备（DUT）的状态而动态调整测试激励的应用，就会影响到测试效果。为了达到最理想的射频测试系统效果，需要结合使用自定义仪器硬件和多核技术，这也能使测试系统设计人员得以找到低延时和高吞吐量之间的平衡点，从而大幅减少测试时间。

　　虽然现成即用的仪器硬件的性能早已被改善，NI仍然致力于运用现场可编程门阵列（FPGA）技术提供更加开放和灵活的测试设备。简而言之，FPGA是一种用户可以自定义的高密度的数字芯片，可以使得测试工程师将他们的自定义信号处理方法和控制算法结合到测试硬件中。因此，即成可用的射频硬件包含了诸多优点：高质量的测量技术，且在其最新的构件中包含了可靠的，可溯源的测量方法，通过与高度并行的用户自定义逻辑相结合，可以产生较低的延迟，并且它能够与I/O直接连接以用于在线处理和严格的控制环路。

　　关于此类硬件的一个案例是NI PXIe-5644R vector signal transceiver （VST）。该设备融合了矢量信号发生器和矢量信号分析仪的功能，并包含了一个用户可编程FPGA来用于实时信号处理和控制。由于FPGA赋予其更多的灵活性，VST非常适合用于自定义触发，待测设备控制，并行测试和实时数字信号处理（DSP）。

　　使用LabVIEW FPGA将LabVIEW的运用扩展至硬件自定义

　　虽然FPGA已广泛用于自定义主板设计或是即成可用设备的一部分，但用户自定义FPGA迄今为止还未被大量用于即成可用的射频仪器设备中。这主要是因为对这些设备进行编程需要拥有专业的背景知识。硬件描述语言或HDL，通常学习起来非常困难，唯有数字电路设计专家才能胜任。

　　LabVIEW FPGA模块可以帮助大量的工程师和科学家接触到最新的FPGA技术。使用图形化编程方法，用户可以在硬件中实现逻辑定义射频仪器的行为。事实上，LabVIEW的图形化数据流的特性非常适合用于实现并视觉化呈现那些可在FPGA上进行的并行操作。虽然使用LabVIEW对FPGA编程还是略有区别，也需要进行额外的学习，但其难度将明显小于学习HDL的难度。

　　图1，使用LabVIEW FPGA模块，用户可以使用熟悉的LabVIEW代码对仪器硬件进行自定义。对于射频应用，用户可以以预创建的范例项目为基础，添加相应修改以实现自定义触发，待测设备控制，信号处理等功能。

　　许多LabVIEW FPGA的范例项目都可以作为您射频应用的起始点，并且这些项目也能在诸如NI PXIe-5644R VST之类的设备上使用。值得一提的是，用户可以根据仪器数据移动模式（与矢量信号分析仪或发生器拥有相似的自定义开始，停止和参考触发显示界面），或者根据数据流模式（适用于在线信号处理或者录制和回放应用）对FPGA进行自定义。

　　软件设计仪器与传统方法的对比

　　在射频测量系统中运用基于FPGA的硬件可以带来从低延时待测设备的控制到减少CPU负载等诸多好处。在下文中将介绍更多不同应用的详细情况。

　　使用交互式待测设备控制方法，提高测试系统的整合度

　　在许多射频测试系统中，需要使用数字信号或自定义协议来控制需要被控制的设备和芯片。传统的自动化测试系统可以通过待测设备的模式进行排序，在每一个不同的阶段进行所需的测量工作。有些智能型的自动化测试仪器（ATE）系统可以根据接收到的测量值在待测设备设置之间进行排序。

　　对于任意两种情况，包含了FPGA的软件设计仪器都可以降低成本并减少测试时间。将测量处理和数字控制整合至一个仪器中可以降低系统对其他数字I/O的需求，并且也无需在仪器间对触发进行配置。对于有些必须根据接受到的测量数据进行控制的待测设备，软件设计仪器可以在硬件中关闭循环，以减少因在软件中进行决策所带来的高延时。

　　使用硬件测量减少测试时间，提高测试可靠性

　　虽然当今基于软件的测试系统只能对有限数量的测量进行并行处理，但只要通过FPGA逻辑，软件设计仪器可以毫无限制地实现并行处理。通过硬件并行机制可以处理大量的测量任务或数据通道，而无需对指定的测量任务进行挑选。诸如快速傅里叶变换、滤波、调制和解调等计算，可以在硬件中进行，由此可以减少CPU的数据传送量和处理量。诸如实时频谱屏蔽之类的功能，使用软件设计仪器，可以比使用传统封装仪器获得更高的速率。

　　此外，在硬件中执行测量任务的低延时意味着在同样的时间内，标准测试系统可能只能要求完成一个测量任务，但其却可以同时进行数十个甚至上百个实时测量任务，从而提高测试结果的质量并增加射频测试的可靠程度。而且，由于测量任务可以在硬件中连续执行，并周期性地从主机测试程序中进行采样，用户可以完全不用担心遗漏任何重要的数据。

　　图2. 使用软件设计仪器，用户可以连续采集数据并执行测试（定期采样测试结果），而无需停止采集过程来传输信息。

　　通过闭环反馈快速达到最理想的测试条件

　　某些射频测试要求待测设备设置或环境和生产处理的数量需要根据所接收到的测量任务进行改变；这就需要一个闭环系统，但其常常由于软件栈的延时而受到限制。在许多情况下，可以在硬件中直接闭环，从而使得CPU无需再计算下一个定位点。这样可以将闭环测试时间从数十秒减少至零点几秒。

　　通过用户自定义触发来处理特定的数据

　　使用仪器型硬件已解决了触发行为的延时问题。然而，通过使用软件设计的仪器，用户可以将自定义触发功能集成到设备中，从而可以在特定情况下快速执行命令。灵活的基于硬件的触发意味着用户可以在捕捉重要的测量数据或激活其他的仪器设备时，将自定义频谱屏蔽或其他复杂的条件设置为标准。并且，通过选择硬件中特定的数据可以使得用户解放CPU以用于其他重要的任务。

　　在设计过程中合理运用软件投资

　　虽然本文内容主要有关射频测试，但工程师也越来越多地在设计和测试阶段反复地使用IP，缩短产品上市周期并大幅减少测试总体费用。通过LabVIEW FPGA，可以对数字信号处理算法进行定义，并可将其视为设备的一部分或元件确认而重复运用，从而无需再从头开始编写测试代码。这能够加速测试的开发（在设计环节的初期即可开始进行测试），同时也使得测试覆盖的范围更加完整。

图3. IP可以在设计和测试阶段反复使用，从而减少测试的开发时间并提供更加完整的测试范围

　　永不过时的软件设计仪器

　　在未来几年中，厂商定义的仪器和功能固定的即用仪器将毫无疑问地继续存在。然而，越来越多复杂的射频设备和产品上市时间的压力已推动了基于软件的仪器系统的不断增加，这些趋势的延续意味着在不久的将来，软件设计仪器将逐渐在射频测试，乃至在所有的测试仪器中，扮演一个不可或缺的重要角色。

　　软件设计仪器提供了高度的灵活、优质的性能，以及采用即时可用硬件而具备的永不过时性。当系统要求改变时，软件设计仪器的软件投资将通过不同的模块化I/O得以保留，而现有的I/O也可以根据实际应用而随时改变。