芯片验证工程师

有哪些RTL时序优化迭代的技巧？

1.需要对原有架构、规格、关键电路非常熟悉。多次实践证明不清楚原有设计的情况下做出的方案，往往只会越改越烂。判断是否熟悉的标准是能够讲清楚整个模块代码->能够自己画出整个微架构->能够提出有效的PPA优化方案。其实这一条经验是并不特指高频设计，是做好设计的基本功，缺陷率高同学往往...

端口、句柄、全局变量、直接层次引用，我该如何让你看见我？

SystemVerilog提供四种不同的实例之间的通信或连接方式：端口、句柄、全局变量、直接层次引用。 端口是静态实例世界的成员之间的连接，如module和interface实例。因此，它们可能不会在动态实例世界类中使用。UVM提供了诸如uvm_tlm_put_port等端口的概...

IC验证中monitor到的数据能够做什么？

在这个大数据时代，很多数据背后都蕴含着无限的价值，芯片EDA验证过程中产生的数据也是一样。 验证设计包括两个部分：输入激励的产生和设计响应的分析。输入激励部分将设计置于特定状态，然后响应分析部分执行验证，即数据比对。testbench的分析部分由监测输出行为和判断设计是否符合其规...

一碗来自软件测试经理的鸡汤

我在测试行业摸爬滚打7年，从点点点的功能测试到现在成为高级测试，工资也翻了几倍。个人觉得，测试的前景并不差，只要自己肯努力。（这里可以类比纯黑盒IC验证）。我刚出来的时候是在鹅厂做外包的功能测试，天天点点点，很悠闲，点了两年，发觉这样下去会废，然后就开始学习python，java...

为什么编程更关注内存而很少关注CPU?

真相只有一个，之所以你很少关心CPU是因为：编译器和操作系统替你关心了。如果你的工作是编写编译器或者操作系统那么不关心CPU是寸步难行的，编写编译器不理解CPU怎么生成机器指令？不理解CPU怎么优化机器指令？编写操作系统不理解CPU怎么实现操作系统的初始化任务？怎么才能实现线程切...

概述UVM中analysis port

如果testbench中monitor的数据有多个分析用途（例如存在多个RM），我们最好在不同的组件中独立地进行处理。这就导致了一对多的port连接（广播，也可以称之为观察者OOP设计模式）。信息源执行单个写操作向所有观察者广播数据。所有其他UVM TLM ports 和expo...

第一性原理和芯片验证

亚里士多德说：“任何一个系统都有自己的第一性原理，它是一个根基性命题或假设，不能被缺省，也不能被违反。”《第一性原理》第一性原理，好比树木的根基，没有人会看到繁茂枝干下的树根，但它决定了树的一切。本文将“第一性原理”的思想引入芯片验证中的几个场景，以理清一些验证问题的本质，直达本...

为什么必须做功能覆盖率？and How ？

什么是功能覆盖率？验证中的覆盖率分功能覆盖率和代码覆盖率两种，断言覆盖率可归类为功能覆盖率。顾名思义，功能覆盖率用于衡量设计中有多少功能被覆盖到了，被验证了，而代码覆盖率则是衡量代码实现中有多少语句被执行到了。前者是基于设计的源头，而后者是基于设计的最终实现，源头是本，实现是末。...

中断验证

目录IPlevel验证中断信号生成符合预期status/mask/clear中断信息查询SoClevel验证集成连线成功进入对应的interrupthandler接反异步脉冲中断集成中断仲裁CPU自身的中断中断从角色上分为生成端和接收端，从验证角度上可以理解为IP级验证和SoC级...

为什么必须做功能覆盖率？and How ？