首页 > 评测 > 从此踏实CPLD开发这条“不归路”——睿智 EPM570开发板评测
从此踏实CPLD开发这条“不归路”——睿智 EPM570开发板评测
- [导读]
- 在硬件原理设计和布线的时候,CPLD不用考虑引脚的顺序,可从布方便的角度安排需要的信号位置,使得布线难度大幅度降低,直接带来布线优化的好处。如此方便的设计,各位搞单片机嵌入式的工程师友,有没有想要学习的冲动?!
3.4、按键以及LED
按键有六个独立按钮,用户可以使用这些按键来做一些实用的调节按钮,八个LED灯,可以用来做一些跑马灯的实验
3.5、七段数码显示电路
还有许多外设,就不一一介绍了,附上整体原理图
四、Quartus 11.0软件:
FPGA/CPLD的开发软件并不多,因为价格的原因,国内学校及中小型公司目前用Altera的产品较多,对应的EDA工具是Quartus II; 外国公司用Xilinx的较多对的EDA是ISE,这里开发板给我们提供的是Quartus II 11.0
安装步骤
1、解压文件,(首先你电脑上要有winarar解压软件)
2、 双 击 后 , 过 小 会 儿 跳 出 对 话 框 , 提 示 准 备 解 压 缩,这里使用默认路径为C盘,可以根据需要修改到自己的其他盘
3、点击 lnstall,开始解压,
4、解压完后,进行到下面一步,这里要选择I agree,然后继续点击NEXT
5、然后弹出选择我们安装哪个组件,由于EPM570属于MAXII家族,我们只需要选择这一个就可以了,没必要都全部安装,有些有可能一辈子都用不到
6、点击安装后,你可以去外面透透风了,大约20分钟左右软件会安装完毕。
五、编程语言
QUARTUSII软件分两种规范,一个是verilog hdl,一个叫vhdl。verilog hdl基本就是c语言的底子,Vhdl则更加严谨,其语言规范需要一段时间熟悉。因此对于有C语言基础的工程师来说,推荐使用verilog,比较容易上手。如果要长期以hdl语言为伍,则推荐学习vhdl,它的结构更加严谨,能避免比较复杂的问题的发生,听说在华为要求必须熟练一个语言的同时要能看懂另一个语言。
下面举几个简单的例子来说明
module compare ( equal,a,b );
output equal; //声明输出信号equal
input [1:0] a,b; //声明输入信号a,b
assign equal=(a==b)?1:0;
/*如果a、b 两个输入信号相等,输出为1。否则为0*/
endmodule
这个程序通过连续赋值语句描述了一个名为compare的比较器。对两比特数 a、b 进行比较,如a与b相等,则输出equal为高电平,否则为低电平。在这个程序中,/*........*/和//.........表示注释部分,注释只是为了方便程序员理解程序,对编译是不起作用的。
具体的大家可以查看相关的verilog hdl相关的资料来看,推荐几本书籍
《Verilog 数字系统设计教程(夏宇闻)》---适合入门的人看
《verilog数字电路设计》电子科技出版社 翻译---适合有基础的看
当然从网上下载资料、多余大神交流也是不错的选择
六、下载器USB BLASTER安装步骤
笔者使用的是WINDOWS XP系统,其他系统类似
1、插上USB线后,等待一会,桌面右下角会提示“发现新硬件”,强烈建议使用USB2.0接口,一开始使用的是USB3.0一直安装不成功。
- 本文系21ic原创,未经许可禁止转载!
网友评论
- 联系人:巧克力娃娃
- 邮箱:board@21ic.com
- 我要投稿
-
欢迎入驻,开放投稿
-
人均百万?英伟达中国员工收入曝光! 2024-08-29
-
《黑神话:悟空》玩家硬盘升级攻略:提升游戏体验,畅享3A大作 2024-08-29
-
数睿数据参加《系统与软件工程 低代码开发平台通用技术要求》国家标准编制 2024-08-29
- NRF52810蓝牙数字耳机找人定制
预算:¥30005天前
- 125KW模块式PCS软硬件外包开发
预算:¥1100000015小时前
- 12V汽车启动电源项目BMS设计
预算:¥50000023小时前
- 数据可视化软件 开发
预算:¥5000023小时前
- PLC项目调试修改
预算:¥100001天前
- 起动电机控制器开发
预算:¥1100001天前