-
测试3G手机的DigRF技术
DigRF准备替换RF与基带半导体器件之间的两种主要形式的数据通信路径：模拟信令，以及针对具体设计的私有数字信令（并行或串行）。MIPI（移动业处理器接口）联盟正在致力于采用DigRF（数字射频）标准，用一种基于
-
测试3G手机的DigRF技术
DigRF准备替换RF与基带半导体器件之间的两种主要形式的数据通信路径：模拟信令，以及针对具体设计的私有数字信令（并行或串行）。MIPI（移动业处理器接口）联盟正在致力于采用DigRF（数字射频）标准，用一种基于
-
环形时序发生器
620)this.width=620;\" border=\"0\" />
-
成功解决FPGA设计时序问题的三大要点
FPGA的设计与高速接口技术可以帮助你满足今天的市场要求，但也提出了一些有趣的设计挑战。为了确保存储器接口的数据传输准确，在超过200兆赫兹以上，进行时序分析将发挥更突出的作用，以识别和解决系统运行的问题。在
-
8位液晶译码驱动MAX7232BF的原理及应用
MAX7232BF为串行输入4位数据、2位小数点和4位地址；输出为10位数据加20个独立小数点，数据输出代码为BCD码，每一位的2个小数点都在COM3上。可以直接与微处理器连接。 1 管脚结构及说明 MAX7232BF具有双列直插
-
行间转移型面阵CCD图像采集系统的研究
0 引言 电荷耦合器件(charge coupled devices CCD)作为一种高性能的光电图像传感器，具有光谱响应宽、线性好、动态范围宽、噪声低、灵敏度高、实时传输和电荷扫描等多方面优点，目前已广泛应用于图像传感和非接
-
65纳米高性能网络交换处理器（创意电子）
台湾创意电子（GUC）成功完成一款65纳米高性能网络交换处理器的设计，具有5000万门级和400兆赫兹的运行速度。 创意电子使用Cadence® Encounter®数字实现系统设计出了大型、复杂的芯片，整体芯片设计时间实现
-
8位液晶译码驱动MAX7232BF的原理及应用
MAX7232BF为串行输入4位数据、2位小数点和4位地址；输出为10位数据加20个独立小数点，数据输出代码为BCD码，每一位的2个小数点都在COM3上。可以直接与微处理器连接。 1 管脚结构及说明 MAX7232BF具有双列直插
-
行间转移型面阵CCD图像采集系统的研究
0 引言 电荷耦合器件(charge coupled devices CCD)作为一种高性能的光电图像传感器，具有光谱响应宽、线性好、动态范围宽、噪声低、灵敏度高、实时传输和电荷扫描等多方面优点，目前已广泛应用于图像传感和非接
-
测试检验电路时序的FPGA逻辑验证分析仪
随着FPGA技术的广泛使用，越来越需要一台能够测试验证FPGA芯片中所下载电路逻辑时序是否正确的仪器。目前，虽然Agilent、Tektronix 等大公司生产的高端逻辑分析仪能够实现FPGA电路的测试验证功能，但此类仪器价格
-
基于FPGA的线阵CCD驱动时序及 模拟信号处理的设计
为保证线阵CCD在图像测量中正常、稳定工作，必须设计出适合其工作的时序驱动电路。在分析TCDl501D线阵CCD驱动时序关系的基础上，通过分析CCD输出的图像信号，给出了内、外相关双采样的时序控制。最后，利用quanus7．2软件平台结合VHDL语言进行开发，对所需驱动脉冲进行仿真设计。仿真结果表明，该驱动电路简单、功耗小、成本低、抗干扰能力强，适用于设备小型化的要求。
-
基于FPGA的线阵CCD驱动时序及 模拟信号处理的设计
为保证线阵CCD在图像测量中正常、稳定工作，必须设计出适合其工作的时序驱动电路。在分析TCDl501D线阵CCD驱动时序关系的基础上，通过分析CCD输出的图像信号，给出了内、外相关双采样的时序控制。最后，利用quanus7．2软件平台结合VHDL语言进行开发，对所需驱动脉冲进行仿真设计。仿真结果表明，该驱动电路简单、功耗小、成本低、抗干扰能力强，适用于设备小型化的要求。
-
如何发现并解决FPGA设计中的时序问题
耗费数月精力做出的设计却无法满足时序要求，这确实非常令人伤心。然而，试图正确地对设计进行约束以保证满足时序要求的过程几乎同样令人费神。找到并确定时序约束本身通常也是非常令人头痛的问题。时序问题的恼人之
说到底
877049204
zzx0577
syq800
唯爱珊
zfmcs51
gaohq
yanyuroom
han686090
bsxgy
452329546
lhb_ustsd
天地摩登恒
夺命耂司机
sunrisechip
qq3453539242
lmlj0502
snowsword
mcu430
Testtof
