-
单片机工作的基本时序
机器周期和指令周期（1）振荡周期：也称时钟周期，是指为单片机提供时钟脉冲信号的周期。=晶振。//在单片机右下角复位左侧，椭圆形的就是晶振，标注：11.0592MHz（2）状态周期：每个状态周期是时钟周期的2倍，是时钟
-
DDR线长匹配与时序
DDR布线在PCB设计中占有举足轻重的地位，设计成功的关键就是要保证系统有充足的时序裕量。要保证系统的时序，线长匹配又是一个重要的环节。我们来回顾一下，DDR布线，线长匹
-
如何满足复杂系统的高性能时序需求
时钟设备设计使用 I2C 可编程小数锁相环 (PLL)，可满足高性能时序需求，这样可以产生零 PPM(百万分之一)合成误差的频率。高性能时钟 IC 具有多个时钟输出，用于驱动打印机、扫描仪和路由器等应用系统的子系统，例如处理器、FPGA、数据转换器等。此类复杂系统需要动态更新参考时钟的频率，以实现 PCIe 和以太网等其它诸多协议。
-
如何满足复杂系统的高性能时序需求
时钟设备设计使用 I2C 可编程小数锁相环 (PLL)，可满足高性能时序需求，这样可以产生零 PPM(百万分之一)合成误差的频率。高性能时钟 IC 具有多个时钟输出，用于驱动打印机、扫描仪和路由器等应用系统的子系统，例如处理器、FPGA、数据转换器等。
-
单片机SPI总线时序详解
SPI总线是Motorola公司推出的三线同步接口，同步串行3线方式进行通信:一条时钟线SCK，一条数据输入线MOSI，一条数据输出线MISO;用于 CPU与各种外围器件进行全双工、同步串行通讯。SPI主要特点有:可以同时发出和接收
-
VGA时序及其原理
显示器扫描方式分为逐行扫描和隔行扫描：逐行扫描是扫描从屏幕左上角一点开始，从左像右逐点扫描，每扫描完一行,电子束回到屏幕的左边下一行的起始位置，在这期间，CRT对电子束进行消隐，每行结束时，用行同步信号进
-
时序分析的一些基本概念
时序分析时FPGA设计中永恒的话题，也是FPGA开发人员设计进阶的必由之路。慢慢来，先介绍时序分析中的一些基本概念。
-
DS18B20时序
本文档参照Maxim公司DS18B20的Datasheet而完成。
-
DS18B20工作原理及时序
DS18B20是美国DALLAS半导体公司继DS1820之后最新推出的一种改进型智能温度传感器。
-
30秒搞定IIC时序分析
在I2C总线产品的硬件测试中，验证时序是否满足标准时经常要对十几项参数进行逐一测量，工作繁琐耗时长。但如果用了这一功能，30s之内即可搞定I2C时序分析软件。此功能ZDS全系列示波器均可免费升级!
-
Synopsys的PrimeTime加速了复杂系统级芯片(SoC)和物联网设计的时序和功耗收敛
新思科技(Synopsys, Inc.，纳斯达克股票代码：SNPS)日前宣布：2015.12版PrimeTime®静态时序分析工具提供了重大增强功能，可应对FinFET设计中的时序与功耗收敛挑战。新PrimeTime技术不但大幅缩短了周转时间(TAT)，
-
IDT并购ZMDI 冲刺汽车与工业市场
IDT宣布将以3.1亿美元现金购并德国私有公司ZMDI。此收购将有助IDT拓展汽车与工业市场，并强化该公司在高性能编程电源元件和时序与讯号调节技术的领先地位。IDT总裁兼执行长
-
8位单片机的16位外部总线扩展与应用
随着电子设计技术的进步和芯片制造工艺水平的提高，16位和32位单片机的使用越来越广泛，但是8位单片机因其制造工艺成熟、价格低廉等特点，仍然在市场上占有相当大的比例，尤
-
是德科技推出业界首款存储器一致性测试解决方案：软件可以帮助工程师使用逻辑分析仪调试协议与时序违规
是德科技公司(NYSE:KEYS)日前宣布推出 B4661A 存储器分析软件——一款全新的软件包，可与是德科技逻辑分析仪搭配使用。在DDR4、LPDDR4总线 速度发生变化时，Keysight B4661A 存储器分析软件提供业内独有
-
I2C总线概述及时序总结
一.概述：I2C 是Inter-Integrated Circuit的缩写，发音为"eye-squared cee" or "eye-two-cee" , 它是一种两线接口。I2C 只是用两条双向的线，一条 Serial Data Line (SDA) ，另一条Serial Clock (SCL)。SCL：上升沿
-
配置控制器局域网络(CAN)位时序，优化系统性能
简介控制器局域网络(CAN)可在多个网络站点之间提供强大的通信能力，支持多种数据速率和距离。CAN具有数据链路层仲裁、同步和错误处理等特性，广泛用于工业、仪器仪表和汽车应用之中。在ISO 11898标准的框架下，借助
-
经验总结：FPGA时序约束的6种方法
对自己的设计的实现方式越了解，对自己的设计的时序要求越了解，对目标器件的资源分布和结构越了解，对EDA工具执行约束的效果越了解，那么对设计的时序约束目标就会越清晰，相应地，设计的时序收敛过程就会更可控。
-
使用时钟周期约束的优势
设计人员可通设置时序约束来满足芯片设计的具体时序需求。物理综合工具可通过布局布线满足这些时序约束。一个非常常见且重要的时序约束条件与最大时钟频率密切相关，我们通常称其为周期约束。在Xilinx ISE工具套件
-
基于FPGA的AMLCD控制器的设计
飞机座舱图形显示系统已发展到第六代，即采用有源矩阵彩色液晶显示器AMLCD(ActiveMatrixLiquidCrystalDisplay)。当前高分辨率的军用AMLCD显示模块还只能依靠进口，且控制电路板须安装在该显示模块提供的机箱内。这种
-
基于CPLD器件在时间统一系统中的应用
引言随着电子技术的发展，对遥测信号的帧结构的可编程度、集成度的要求越来越高，用于时间统一系统的B码源的设计也趋于高度集成化。为了适应现代靶场试验任务的要求，我们采用Altera的CPLD器件，将用于产生B码的各种
