620)this.width=620;\" onclick=\"window.open(this.src)\" style=\"cursor:pointer\" alt=\"点击看大图\" border=\"0\" />
采用CMOS技术提供频率参考源比采用传统频率发生方法有更多的优点。而最近发布的CMOS时钟发生器主要是针对有线应用设计的,可以在高频率下工作、尺寸小和易于集成的优点使其能够非常容易地扩展到更加广泛的无线应用中。在有些应用中,CMOS振荡器可以为那些要求严格的产品改善性能;而在另外一些应用中,通过它们就能够设计出全新的无线产品且避免使用非半导体器件。
波形:
介绍分频锁相频率合成技术。通过对锁相环工作过程及相位噪声等的基本原理的分析,采用PLL技术成功设计了1.8 GHz锁相频率源。
频率合成器是一种高性能的信号发生器,本文描述了作者设计的低相位噪声宽频带的信号发生器,并选择性的分析了一下相位噪声,解释了降低锁相环相位噪声的∑-△技术。
数字锁相式频率合成器的基本原理是:应用数字逻辑电路把VCO频率一次或多次分频至鉴相器频率上,再与参考频率在鉴相电路中比较,所产生的误差信号用来控制VCO频率,使之锁定在参考频率的稳定度上。上述原理如图1所示。