在IC设计中，我们有时会使用深度很大，位宽很小的ram。例如深度为1024，位宽为4bit的ram。此类的ram有个明显的缺点：形状狭长，不利于布局布线、导致读写接口走线过长，不利于时序收敛。
当PCIe出现链路不稳定时，如何进行进行问题定位。本文描述的场景：EP PCIe 最高速率为gen4模式，ltssm状态机无法持续稳定在L0状态。
在ASIC设计中，项目会期望设计将代码写成clk-gating风格，以便于DC综合时将寄存器综合成clk-gating结构，其目的是为了降低翻转功耗。因为当控制信号（vld_in)无效时，使用了clk-gating后的寄存器，其CK（clk）端口一直为0，因此不存在翻转，能够有效降低寄存器的翻转功耗和对应的时钟树的翻转功耗。如下所示：下图左侧是DC综合后的clk -gating结构图，使用了ICG模块进行时钟gating，被gating后的时钟连接到寄存器的CK端。右侧是没有被clk-gating的寄存器结构图。
function的作用返回一个数值，此数值由一串组合逻辑代码计算得到。 那为什么要用function呢?主要有两大原因：
DC/DC开关电源由于其效率高、体积小等优点是现代电子产品设计中不可或缺的一环，其重要性不言而喻。
电磁干扰有传导干扰和辐射干扰两种。传导干扰是指通过导电介质把一个电网络上的信号耦合(干扰)到另一个电网络。
电机线圈如何由四个MOSFET或“H 桥”驱动。由于线圈基本上是一个电感器，因此当 MOSFET 导通并在线圈上产生电压时，线圈电流会增加。
高速设计在信号完整性方面具有更严格的规范。尽管高速信号的布线非常小心以满足这些要求，但必须明白，电路板材料本身是整个信号完整性方程式的一部分。
为了理解运算放大器的基本功能，我们使用“理想运算放大器”的概念。理想的运算放大器是如图 1所示的压控电压源。
通常block的input和output信号存在时序问题时，我们通常采用寄存器打拍的方式，在两个block直接插入reg，从而解决时序问题。
仲裁器设计(一) -- Fixed Priority Arbiter里面提到了，固定优先级仲裁的一个问题就是公平性。以上篇文章里同学举手老师点名的例子来说，如果老师每次都叫学号小的，那学号大的同学会觉得不公平，因为被老师点到的机会小。单纯回答问题的话可能还好，如果我们假设每回答一个问题积一分，最后成绩按照回答问题的个数来计算的话，那么很显然这种方式对学号大的同学太不公平了。所以，仲裁器的公平性问题是在设计中我们必须要考虑的。
仲裁器Arbiter是数字设计中非常常见的模块，应用也非常广泛。定义就是当有两个或两个以上的模块需要占用同一个资源的时候，我们需要由仲裁器arbiter来决定哪一个模块来占有这个资源。类比一下，老师上课问了一个问题，底下同学不止一个人举手了，老师这个时候就要扮演仲裁者的角色，来指定由哪位同学站起来回答问题。一般来说，提出占有资源的模块要产生一个请求(request)，类比于学生要举手表示自己要回答问题。所有的请求送给仲裁器之后，仲裁器要返回一个许可(grant)，也就是老师要选择一名同学，通过点这个同学的名字的方式，告诉这个同学可以站起来回答问题。
首先来复习一个更加基础的概念：同步reset和异步reset。同步reset(synchronous reset)是说，当reset信号为active的时候，寄存器在下一个时钟沿到来之后被复位，时钟沿到来之前寄存器还是保持其之前的值。
开关电源是涉及众多学科的一门应用领域，通过控制功率开关器件的开通与关闭调节脉宽调制占空比达到稳定输出的目的，能够实现AC/DC或者DC/DC转换。
