基于LTC2753的数模转换器电路设计

1 引言
    在工业过程控制设备、仪器仪表和自动测试设备中经常需要软件配置输出范围精度为16位的模拟输出。针对这种需求，提出了一种基于LTC2753的电路设计，可提供所有标准工业范围，电路设计简单、紧凑，精度高且可软件控制。

2 LTC2753简介
    LTC2753-16具有软件可编程设置、低功率和精确DC性能使其适用于ATE数据采集模块。此外，该器件还具有良好的AC性能，包括仅为2μs的稳定时间和l nV·s的低干扰脉冲。这对波形的产生非常关键。低干扰降低了DAC中代码变化时的瞬态电压。快速稳定和低干扰减少谐波失真，能够产生高效、清除低噪声的输出波形。LTC2753采用一个双向输入／输出并行接口，实现任何片内寄存器的回读以及DAC输出范围设置。
    LTC2753一14和LTC2753—12分别是引脚兼容的14位和12位器件。采用7 mmx7 mm QFN一48封装，为优化最终产品性价比提供了引脚兼容和代码兼容的系列器件。
    LTC2753系列器件具有以下主要特性：6种可设置输出范围：单极：0～5 V，0～10 V，双极：±5 V、±10 V、±2．5 V、一2．5～7．5 V；最大16位INL误差：±1 LSB (整个温度范围内)；低电源电流(最大值为1μA)；在整个温度范围内可保证单调；低干扰脉冲1 nV／s；2．7~5．5 V单电源工作；2μs快速稳定时间至±lLSB；具有数据和回读的并行接口；在任何输出范围内异步CLR引脚将DAC输出清除至0 V；上电复位将DAC输出清除至0 V；48引脚7 mmx7 mm QFN封装。

3 典型应用
    图l给出LTC2753的典型应用电路图。

3．1 输出范围
    当外接5 V参考电压时，LTC2753可提供6种输出范围。参考电压为2 V时，输出范围为：0~2 V、O~4 V、±1 V、±2 V、±4 V和-1~3 V。除2 V和5 V之外，其他输出范围都随参考电压呈线性变化。
3．2 数字部分
    LTC2753的每个DAC都有4个内部寄存器，共有8个寄存器，如图2所示。每个DCC通道都有2组双缓冲寄存器，一组用于寄存数据，一组用于寄存输出范围。双缓冲寄存器具有同步更新范围和编码功能。当改变电压输出范围时，双缓冲功能使电压平滑转换，无毛刺产生。乘法DAC同步更新。每组双缓冲寄存器是由输入寄存器和DAC寄存器组成。输入寄存器为保持寄存器，当数据载入输入寄存器需经过一个写操作，而DAC输出不受影响。另一方面，DAC寄存器直接控制DAC输出电压或输出范围，将与其连接的输入寄存器中的内容复制到DAC寄存器，改变DAC寄存器内容，则需经过一个更新操作。

3．3 写和更新操作
    执行一次写操作：将D／S引脚与WR引脚置低，直接通过16位微处理器总线将数据写入输入寄存器。UPD引脚置高，将输入寄存器储存的数据复制到DAC寄存器，完成一次更新操作。数据与范围同时更新；除非输入寄存器的值先经一个写操作被改变，否则DAC寄存器的值不会改变。
    范围输入寄存器的载入：将D／S引脚置高，WR引脚置低。除了并行位的个数不同外，范围寄存器与数据寄存器结构相同。范围寄存器有3位，而数据寄存器有12、14或16位。若要数据寄存器和范围寄存器在工作模式下保持透明，则要将WR引脚置低，UPD置高，阻止了输出干扰脉冲的增加。限变器在UPD引脚的上升沿有效。
    当WR和UPD连在一起由一单时钟信号驱动时，输入寄存器和DAC寄存器则以主从支配关系，或是边沿触发、配置的模式工作。在时钟的下降沿，数据位存入输入寄存器，随着时钟上升沿的到来，进入DAC寄存器。
    SPAN引脚S2~SO用数据LSB共享数据，同时将数据和范围控制在一个16位数据总线上，范围和数据不能同时进行写或读操作。
    异步CLR引脚在任何输出范围内都可将DAC输出清除至O V，CLR对所有数据寄存器复位，而不干扰范围寄存器。
    这些装置也可通过上电复位将DAC的输出电压在任何输出范围初始化至0 V。如果是软件范围配置，DAC上电至0～5 V之间；若是手动范围，DAC采用适当编码，选用手动上电。
3．4 手动范围配置
    若要配置LTC2753为单范围，将MSPAN引脚置高，D／S引脚置地。通常，要求的输出范围由SPAN I／O引脚(S2~SO)设定，但通过直接接地或接电源编程设置的，如图3所示。在这个配置中，DAC的通道都可以在上电时对选择的输出范围初始化。当设定手动范围操作时，SPAN引脚的回读功能无效。

3．5 回读功能
    8个接口寄存器中任一个的内容都从I／O端口回读。I／O引脚分成数据和范围两部分。数据I/0端口由引脚DO~D15组成，范围I／O口由SO~S2组成。
    每个DAC通道有一组数据寄存器用于控制和回读数据I／O端口，一组范围寄存器控制和回读范围I／O端口。
    当DAC通道和I／O端口选择后，将READ引脚设置为逻辑高电平启动回读功能。当READ引脚置低时，I／O端口高阻抗数字输入，回读过程变成低阻抗逻辑输出。
    选择DAC通道采用地址引脚A1和A0，选择I／O端口(数据或范围)用于回读采用D／S引脚。在回读过程中，已选的I／O口引脚用作逻辑输出，而未选用的I／O口引脚保持高阻抗输入状态。 
    选用DAC通道和I／O口，READ置高，用于UPD引脚的输入和DAC寄存器。UPD引脚有两个功能：当READ置低时，具有更新功能；当READ置高，更新功能无效，UPD引脚选择输入或DAC寄存器的回读。
    回读功能是在输入寄存器写入数据后，检查其内容，在DAC寄存器更新新数据之前检测DAC寄存器。已选端口的寄存器是其I／O引脚的输出。
    要想回读DAC寄存器，保持UPD为低，READ置高，再将UPD置高，并选择DAC寄存器，被选的DAC寄存器由I／O引脚输出。如果回读后不要求更新，必须将UPD置低，再将READ置低，否则UPD引脚将会复位到之前功能并更新DAC。
3．6 系统偏移量调节
    系统的RVOSA和RVOSB偏移量调整引脚是为了补偿整个系统偏移量，如图4所示。为了可以抗干扰和轻松调整，电压控制被减弱为DAC输出，LTl027提供电源RVOSX引脚有一只l MΩ的输入阻抗。为了保护LTC2753的性能，需采用一只至少10 kΩ的等效阻抗驱动该引脚，缩短任何无用的系统偏移量调节引脚IOUT2。
3．7 工作放大器的选择
    由于LTC2753—16具有16位的高精度。因此在选择工作放大器要慎重考虑，以期达到最佳状态。而工作放大器偏移量的INL和DNL的灵敏度相对上一代的乘法DAC已大大降低。

4 结语
    创建一个高精度、多种输出范围软件配置的16位DAC不再是一件复杂、昂贵的设计。现在一个简洁的电路设计产生了更小的尺寸、低成本和更高精度的回报。