Altera ARM联合开发DS-5，消除SoC FPGA器件调试壁垒

Altera公司和ARM近日宣布，通过双方特有协议，两家公司联合开发了DS-5嵌入式软件开发工具包，实现了Altera SoC器件的FPGA自适应调试功能。Altera版ARM®开发Studio 5 (DS-5™)工具包经过设计，消除了集成双核CPU子系统与Altera SoC器件中FPGA架构的调试壁垒。ARM体系结构最先进的多核调试器与FPGA逻辑自适应能力相结合，这一新工具包通过标准DS-5用户接口，为嵌入式软件开发人员提供了前所未有的全芯片可视化和控制功能。这一新工具包含在Altera SoC嵌入式设计套装中，将于2013年上半年开始发售。

Altera SoC器件在一个器件中集成了双核ARM Cortex™-A9 处理器和FPGA逻辑，使用户能够在FPGA架构中实现用户定义的外设和硬件加速器，灵活的开发定制现场可编程SoC型号产品。Altera目前发售其Cyclone V SoC器件的初步样片。

Altera版ARM开发Studio 5 (DS-5)工具包能够动态适应SoC中客户独特的FPGA配置，跨CPU-FPGA边界无缝扩展嵌入式调试功能，统一了来自CPU和FPGA域以及标准DS-5用户接口的所有软件调试信息。这一工具包与DS-5调试器的高级多核调试功能相结合，并链接Quartus II SignalTap逻辑分析器实现交叉触发功能，前所未有的提高了调试可视化和控制功能，从而大幅度提高了效能。

ARM系统设计业务部执行副总裁John Cornish评论说：“革命性创新硅片器件需要相应的革命性创新软件工具。面向Altera 28 nm Cyclone V和Arria V SoC器件以及即将推出的Altera 20 nm SoC器件的这一创新工具包满足了这些需求。这一技术创新统一了CPU调试和FPGA调试，提高了用户的效能。Altera和ARM推出的这一高级工具技术具有优异的高效能特性，在Altera SoC开发套件和Altera SoC嵌入式设计套装中得到了充分体现。我们相信，这一组合将会使我们双方的客户受益匪浅。”

对于ARM体系结构，ARM DS-5工具包套装是市场上最先进的多核调试器。它支持对运行非对称多处理(AMP)和对称多处理(SMP)系统配置的系统进行调试。它通过JTAG和以太网调试接口，广泛应用于电路板开发、驱动开发、OS移植、裸金属和Linux应用开发，具有Linux和RTOS感知功能。

关键特性和优点：

Altera版ARM DS-5工具包具有以下特性：

• 软件调试视图包括了开发人员在FPGA架构中编程的外设器件，提供了整个SoC硬核和软核外设寄存器存储器映射的无缝视图。

• DS-5调试器同时显示Cortex-A9处理器内核以及在FPGA架构中实现的CoreSight™兼容定制逻辑内核的调试/跟踪数据。

• Altera USB Blaster JTAG调试电缆支持DS-5调试器和其他Altera基于JTAG的工具，这些工具适用于Altera SoC器件。

• 支持FPGA架构中信号事件的非置入式采集和查看，这些事件与软件事件和处理器指令踪迹在时间上相关联。

• 支持CPU和FPGA逻辑域之间的高级信号级硬件交叉触发，实现了跨域硬件/软件协同调试。

• 包括DS-5流线性能分析器，使得来自SoC和FPGA的软件线程和事件信息与硬件计数器相关联，可发现系统级瓶颈并进行校正。

Altera公司产品和企业市场副总裁Vince Hu表示：“我们非常高兴与ARM合作创新。对于软件工程师而言，Altera版ARM DS-5工具包是功能非常强大的开发和调试工具，大幅度缩短了我们SoC器件的开发时间。”