加利福尼亚州圣克拉拉市，2022年9月12日——高性能现场可编程逻辑门阵列（FPGA）和嵌入式FPGA（eFPGA）半导体知识产权（IP）领域的领导性企业Achronix半导体公司今日宣布：其搭载Speedster®7t FPGA器件的VectorPath加速卡已通过PCI-SIG认证，并被添加到支持PCIe Gen4 x16的CEM插卡集成商列表中。VectorPath S7t-VG6加速卡设计旨在为人工智能（AI）、机器学习（ML）、网络和数据中心应用开发高性能计算和加速功能，同时缩短上市时间。VectorPath加速卡现已上市，可实现即刻下单即刻发货。
交互式人工智能（CAI）使用机器学习（ML）的子集深度学习（DL），通过机器实现语音识别、自然语言处理和文本到语音的自动化。
随着数据中心、人工智能、自动驾驶、5G、计算存储和先进测试等应用的数据量和数据流量不断增大，不仅需要引入高性能、高密度FPGA来发挥其并行计算和可编程硬件加速功能，而且还对大量数据在FPGA芯片内外流动提出了更高的要求。于是，在FPGA芯片中集成包括片上二维网络（2D NoC）和各种最新高速接口的新品类FPGA芯片应运而生，成为FPGA产业和相关应用的新热点。
将终端用户设备连接到中央电信网络和云的无线接入网(RAN)和相关的核心网络层次结构，对于构建无处不在的蜂窝网络连接至关重要，它将扩大该技术所支持的应用场景的数量和广度。在制定开发和实施5G RAN和核心设备战略时，要对5G的要求有一个深层次的理解，并了解该技术将在何处、如何以及何时发展，有助于管理预期。
随着旨在解决现代算法加速工作负载的设备越来越多，就必须能够在高速接口之间和整个器件中有效地移动高带宽数据流。Achronix的Speedster®7t独立FPGA芯片可以通过集成全新的、高度创新的二维片上网络(2D NoC)来处理这些高带宽数据流。Achronix的FPGA中特有的2D NoC实现是一种创新，它与用可编程逻辑资源来实现2D NoC的传统方法相比，有哪些创新和价值呢?本白皮书讨论了这两种实现2D NoC的方法，并提供了一个示例设计，以展示与软2D NoC实现相比，Achronix 2D NoC是如何去提高性能、减少面积并缩短设计时间。
百亿美元硬件加速器市场正经历生态重构，Achronix以独有产品组合另辟蹊径，它带给那些比它大很多的伙伴们不只是生意，还有工程创新和生态
江先生加入Achronix以助其在全球范围内推动高性能FPGA和eFPGA IP解决方案的销售
Cassidy先生为Achronix的董事会带来了其超过三十年的半导体和制造经验
在过去三百年间，工业领域取得了长足的进步。机器设备最初于18世纪问世，主要以水和蒸汽为动力，并引发了18世纪末的工业革命（通常被称为工业1.0）。尽管流水组装线的概念可以追溯到中国古代的青花瓷制作，但直到19世纪末，亨利·福特才设立了第一条电动流水线，形成了工业2.0的框架。
随着互联网时代的到来，人类所产生的数据发生了前所未有的、爆炸性的增长。IDC预测，全球数据总量将从2019年的45ZB增长到2025年的175ZB[1]。同时，全球数据中近30%将需要实时处理，因而带来了对FPGA等硬件数据处理加速器的需求。如图1所示。
为了适应未来硬件加速、网络加速对片外存储器的带宽需求，目前市面上的高端FPGA主要采用了两种解决方法。第一种最常见的就是HBM2高带宽存储器，2016年1月，HBM的第二代技术HBM2正式成为工业标准。集成了HBM2存储器的高端FPGA可以提供高达460GB/s的带宽，但是因为HBM2技术工艺要求高，目前芯片的良率和产量都会受到很大的影响，所以集成HBM2的高端FPGA成本一直居高不下。第二种是GDDR6存储器，2018年，GDDR6发布，数据速率达到了16Gbps。Achronix看中了GDDR6在数据存储中的带宽优势，在新一代7nm工艺的Speedster7t FPGA集成了GDDR6硬核控制器，最高可支持高达512GB/s的带宽，同时可以有效地控制使用成本。
Achronix 最新基于台积电（TSMC）的7nm FinFET工艺的Speedster7t FPGA器件包含了革命性的新型二维片上网络（2D NoC）。2D NoC如同在FPGA可编程逻辑结构上运行的高速公路网络一样，为FPGA外部高速接口和内部可编程逻辑的数据传输提供了超高带宽。
双方的合作将加快基于Speedster7t FPGA和Speedcore eFPGA IP的解决方案的开发
得益于大数据的兴起和计算能力的快速提升，机器学习技术近年来经历了革命性的发展。
