如何设计一个合理的FPGA电源

1. 前言

现场可编程门阵列 (FPGA) 用于医疗设备、有线通信、航空航天和国防等应用。FPGA 通过提供可重新编程的电路来简化设计过程；这种反复重新编程的能力可以实现快速原型设计，并且无需创建定制的专用集成电路 (ASIC)。即使数量很少，FPGA 也是一种相对便宜的解决方案，这使得它们在小型和大型公司中都很受欢迎。然而，由于为 FPGA 供电需要多个电源轨（如图 1 所示），设计电源电路可能会令人困惑。

图 1：基本 FPGA 原理图

每个轨对电流、精度、电压纹波、负载瞬变和排序有不同的要求。这意味着电源设计将需要多个电源来满足所有不同的电源轨要求。、

2.电源的系统架构

常，如图 2 所示，设计人员将使用 DC/DC 转换器从电源降压到中间轨。然后，额外的电源会将中间电压降低到所需的负载点 (POL) 电源。

图 2：典型系统架构

第一步是决定中间轨使用什么电压。最常见的中间轨电压是 12V、5V 和 3.3V。通常，中间轨越低，电压转换到 POL 功率电平的效率就越高。然而，较低的中间轨电压将需要较高的输入电流。根据电源电压的高低，可以降压到 3.3V 的设备也较少。表 1 总结了权衡。

表 1：中间轨电压权衡

定义系统架构将决定我们的设计需要哪些设备和多少功率。选择架构后，我们可以继续下一步：确定当前级别。要确定当前的要求，我建议我们使用 FPGA 供应商提供的电子表格。从这些电子表格中，输入我们正在使用的特定 FPGA 和我们设计的其他详细信息（例如时钟频率和温度），它将计算每个电源轨的电压和电流要求。

一旦我们定义了系统架构并估计了当前的要求，就可以开始查看各个导轨的要求。

3.电源轨的要求

现在我们已经从供应商的电子表格中了解了每个单独导轨的电压和电流要求是什么，我们需要在选择部件之前查看每个单独导轨的要求。在本期文章中，我将重点介绍四种基本类型的导轨：内核、收发器、辅助和输入/输出 (I/O) 导轨。这不是我们的特定 FGPA 可能拥有的所有导轨的列表，但它们是最常见的，并且每个都有不同的要求。表 1 总结了每个导轨的要求。

表 1：FPGA 轨要求

让我们先看看核心电源轨。通常，核心轨的电压要求较低，但需要大量电流。排序也是该轨道的一个重要问题。每个 FPGA 都必须按特定顺序打开和关闭，以满足正确顺序的每个电源轨。核心轨通常是第一个开启和最后一个关闭的轨，因此我们应该为核心轨使用专用电源。我将在下一篇博客中更详细地介绍测序技术。最后，核心轨通常具有严格的输出电压容差要求。它必须具有至少 3% 的准确度（某些 FPGA 系列可能对内核轨 5% 的准确度没有问题）并且能够以 <1A/µs 处理 50% 的负载阶跃。

收发器轨对 FPGA 的所有轨有最严格的要求。它通常对公差有最严格的要求，需要 2.5-3% 的精度。该电源轨具有严格的噪声要求，需要在很宽的频率范围内具有 10mV 峰峰值或更小的电压纹波。因此，我们可能需要为该导轨配备专用电源，即使它与另一个导轨具有相同的电压要求。确保设计低噪声电源，或者选择具有保证电磁干扰 (EMI) 性能的电源模块。电源的布局对于帮助实现低噪声目标也非常重要。确保我们的布局紧凑，电容器靠近设备引脚。

辅助导轨和 I/O 导轨通常具有相似的要求，因此我将一起讨论它们。通常，相同的设备可能会为两个电源轨供电。I/O 轨的电流要求将根据我们在应用中使用的 I/O bank 的数量而有所不同，但通常电流要求低于核心轨。辅助和 I/O 轨具有更宽松的容差要求，通常可以使用精度高达 5% 的设备。

在这篇文章中，我多次提到输出电压容差的重要性。重要的是要考虑两种状态下的容差：静态和动态。正如我们在图 1 中看到的，在静态（仅发生固定或逐渐变化时），容差由电压纹波和电源调节构成。通常为 1% 或 1.5%。接下来，我们需要考虑动态状态下的容差（发生快速变化时）。动态状态主要由瞬态下降和直流损耗组成。

图 1 以 LMZ31520 为例，显示了产生 1.65% 静态输出电压容差的所有因素。这留下了大约 1.35% 的空间来涵盖动态变化。

图 1：输出电压容差

有很多方法可以提高耐受性。在静态下，可以采取措施改善电源稳压。选择具有严格容差的反馈电阻器有助于提高整体容差。此外，我们可以通过提高所使用的开关频率和添加额外的陶瓷输出电容器来降低输出电压纹波。

我们可以采取措施提高动态状态下的容差。当电源改变状态时会发生瞬态下降。负载阶跃大小、负载阶跃速度和输出电容都会影响瞬态下降量。如果载荷步小，则下垂将小。如果负载阶跃大但变化速度慢，电源可以更容易地处理变化并且下垂会很小。

即使负载阶跃很大，我们仍然可以通过调整输出电容的大小来快速改进。将旁路电容器直接放置在 FPGA 引脚上。通常，FPGA 供应商会提供所需电容量的建议。我们还可以使用大容量电容器来支持上电期间或处理器状态变化期间的负载阶跃。确保选择具有低等效串联电阻 (ESR) 的高质量电容器，例如陶瓷 X5R 或 X7R 介电电容器。添加不同类型的电容器也有帮助。大容量电容器通常更擅长滤除低频，而陶瓷电容器更擅长滤除高频。图 2 描述了这些建议。

图 2：输出电容网络

我们可以通过改进布局技术来改善 DC 损耗。使用宽而厚的铜迹线并将电源放置在尽可能靠近 FPGA 的位置非常重要。最后，如果电源具有遥感功能，我们可以通过将其连接到负载的V OUT来改善调节。这允许它补偿输出引脚和负载之间的 IR 压降。

3.电源设计步骤

如果我们是新设计师（或时间紧张），简化 FPGA 电源的一种方法是选择模块作为电源。模块集成了电感器和其他无源元件，以最小的设计创建一个简单的解决方案。我们的许多模块只需要三个组件：输入电容器、输出电容器和用于设置输出电压的电阻器。这有助于创建小而紧凑的占地面积，而无需电源布局方面的专业知识。

更少的组件不仅简化了解决方案并减少了设计和调试所需的时间，而且还提高了可靠性。使用最少数量的组件可降低出现故障组件或设计错误的风险。TI 在其数据表中保证了许多性能参数，包括电磁干扰 (EMI) 性能、热性能和效率。这意味着我们可以更少地关注设计电源，而更多地关注为最终产品增加价值或更快地进入市场。

模块的缺点是通过电感或无源元件选择来优化解决方案的灵活性较低。模块通常设计用于通用系统架构，因此除非我们有特别严格的性能要求，否则它们是一个不错的选择。模块可以为大多数电源设计提供良好的性能和紧凑的解决方案尺寸，并且可以是一个很好的选择，特别是对于空间受限、时间受限或初学者的电源设计人员。

表 1 列出了 TI 电源模块产品系列中满足 FPGA 电源轨要求的部分器件。

表 1：推荐用于 FPGA 电源的模块

对于像核心轨这样需要大量电流的轨，我推荐 LMZ31530/20 或 LMZ31710/07/04，它们的额定值分别为 30A/20A 或 10A/7A/4A，并且满足 3% 的容差要求。这些器件还具有额外的功能——远程感应，以改善负载调节和频率同步，这有助于降低噪声和电源，便于排序。

对于辅助和输入/输出 (I/O)，我建议将 TI 的 LMZ21700/1 或 LMZ20502/1 Nano 模块用于辅助导轨或通用 I/O (GPIO) 导轨，或者 LMZ31704/7/10，如果你需要更高的电流。使用纳米模块的另一个优势是尺寸优势。如表 2 所示，Nano Modules 特别是通过 3mm x 3mm 的小型封装提供了非常小的解决方案尺寸，并且需要最少的外部组件，使我们能够轻松节省空间。

表 2：为 I/O 和 AUX 轨供电的最小解决方案

由于严格的噪声要求，收发器轨通常是最难设计的。幸运的是，所有 TI 模块都使用屏蔽电感器，并通过了 Comité International Spécial des Perturbations Radioélectriques (CISPR) 22 Class B 标准的测试，这保证了模块满足低噪声要求。