如何优化电压监控器的小技巧
扫描二维码
随时随地手机看文章
1.前言
数十年来，电压监控器一直为数字电路提供模拟电压监控。德州仪器于 1983 年发布了最初的TL7705；它消耗 1.8mA，采用塑料双列直插式封装 (PDIP)，我们今天仍然可以购买。较新的监控器提供多种选择，从超低电流 ( TPS3839 )、微型封装 ( TPS3831 )、双通道 ( TPS3779 / 80 ) 和高精度 ( TPS3702 ) 到多通道、功能丰富的电源监视器 ( TPS38600 )。除了从这些选项中进行选择之外，您还可以添加一些简单的电路来帮助优化电压监控器功能；以下是其中一些新增内容。
2.添加一个电阻以增加迟滞
某些应用需要比标准监控器通常可用的电压滞后更宽的电压滞后。增加可调监控器迟滞的一种方法是在输出引脚和输入电阻分压器之间添加一个额外的电阻。
在图 1 所示的正常配置中，R1 和 R2 设置阈值电压，R4 是一个上拉电阻。添加 R3 可提供从输出 (V OUT ) 到分压器电压的反馈路径，允许通过选择适当的电阻器实现可调迟滞。
图 1：TPS3710添加了用于滞后的电阻器
公式 1 和 2 计算图 1 中电路的上升和下降阈值：
3.检测负电压
监控负电压可能很棘手，因为大多数系统都有以地为参考的逻辑信号，需要电平转换才能实现通信。实现必要电平转换的一种方法是使用开漏输出。图 2 的原理图显示了如何在负轨中使用TPS3700，同时输出电平向上移位以提供正逻辑。
图 2：为负电压检测配置的 TPS3700/1
在图 2 中，监测电压 (V MON ) 是相对于地的负电压。您可以使用 R1、R2 和 R3 以与设置正电压相同的方式设置过压和欠压限制（有关更多信息，请参阅产品数据表）。TPS3700或TPS3701的漏极开路输出独立于 VDD，这意味着 V PULLUP可以是一个正电压，使正接地参考逻辑电压能够与任何微控制器或处理器接口。
使用前面描述的方法检测负电压需要在输出端安装额外的二极管和电阻器。检测具有较少附加组件的负电压的另一个技巧是使用正电压来上移电阻分压器电压，以便分压阈值电压相对于地为正。四通道 TPS386000 监控器提供了一个参考电压，您可以将电阻链连接到该参考电压，从而使这一切变得容易。参见图 3。
图 3：使用外部参考电压检测负电压
在图 3 中，V MON(4,NEG)节点代表负监测电压，V MON(4,POS)代表正监测电压。负监控是可能的，因为电阻分压器以 V REF引脚（1.2V 输出）为参考，而不是以地为参考，如在正通道中。当负通道低于 -14.92V 且正通道升至 15.04V 以上时，RESET 输出将在图 3 中变高（名义上）。
4.添加 P 型 JFET 以去除虚假的低电压输出信号
大多数监控器要求 VDD 上有一定量的电压，然后器件的输出才能提供准确的输出。该电压通常约为 800mV – 低于此电压，监控器无法控制将输出拉低或拉高的内部电路。因此，输出将随着上拉电压上升，直到有足够的空间让设备将其拉回。很多时候你可以忽略这一点；但是，在您无法做到的情况下，您可以添加一个 P 沟道结型场效应晶体管 (JFET)，以确保即使 VDD 不足以为监控器供电时，输出也能保持低电平。图 4 显示了一个示例。
图 4：添加 JFET 以消除低 VDD 时的输出电压上升
在图 4 中，TPS3890的正常输出表示为 V G。当 V MON（监测电压）上升时，V G处的电压也会短暂上升至 0.5V 左右。通过添加在源极跟随器配置中配置的标准 JFET，源极电压（标记为 V OUT）将跟踪 V G处的电压减去 JFET 的阈值电压。这导致 V G和 V OUT之间大约有 1V 的压降，并消除了 V G上的 0.5V 上升。图 5 显示了使用 JFET 对 TPS3890 输出的影响。
图 5：TPS3890 启动时在输出上有和没有 JFET
监督员在广泛的应用程序和系统中都是必不可少的。虽然大多数标准配置不需要一个或两个电阻器之外的任何附加组件，但有些应用程序需要附加功能。希望这篇文章有助于提供一些关于如何解决这些独特案例的想法。
下载文档
