在雷达和其他国防应用中对 FPGA 电源进行排序和供电方案
扫描二维码
随时随地手机看文章
航空航天和国防应用,从加固型通信到雷达再到航空电子设备,都需要具有精确电压调节、高功率密度、高效率和全面系统诊断的智能电源,以实现高可靠性。
越来越多的航空航天和国防应用正在使用速度更快、性能更高的处理器和现场可编程门阵列 (FPGA)。如图 1 所示,雷达不仅需要一个用于数字信号处理器 (DSP)、FPGA 和输入/输出 (I/O) 轨的 DC/DC 转换器,还需要一个定序器来为上电和上电提供准确的排序-down 场景。
图 1:雷达框图
为什么需要对电源轨进行排序?
电源轨排序不当会给电源带来多种风险,包括降低可靠性(可能导致设备故障)、对集成电路造成压力、缩短应用寿命和立即出现故障,这与过大的电压差和电流流入有关。图 2 显示了一个典型的电源排序图。
图 2:电源排序图
如图 3 所示,共有三种排序方案:顺序、比例和同时:
·
顺序是指两个或多个电压轨以不同的压摆率和不同的最终值按顺序上电或断电。
·
·
比率是指两个或多个电压轨以不同的压摆率和不同的最终值同时上电或断电。
·
·
同步是指两个或多个电压轨以相同的转换速率同时上电或断电,但最终值不同。
·
图 3:电压轨排序的类型
解决所有这些排序方案的能力以及监控电源轨并灵活且易用地报告系统警告和故障的能力对于防止过流和过热等失控问题至关重要。
UCD90320U是 TI 最新的 32 通道 PMBus定 序器,可通过其板载非易失性存储器通过 Fusion Digital Power™ Designer 图形用户界面针对各种定序场景进行编程和重新配置,如图 4 所示。
图 4:Fusion Digital Power Designer 中的电压轨序列时序配置窗口
处理电离辐射暴露
在雷达和其他国防应用中,可能存在电离辐射暴露的情况。发生这种情况时,及时故障 (FIT) 率会增加;也就是说,失败的概率会增加。半导体中电离辐射故障的一个典型例子是单粒子翻转 (SEU)。SEU 是由电离辐射冲击引起的,该冲击会释放存储元件(例如配置存储器单元、用户存储器和寄存器)中的电荷,从而导致位翻转,如图 5 所示。由 SEU 引起的变化被认为是“软”的,因为电路/设备本身不会被辐射永久损坏。如果有新数据写入该位,设备将正确存储新数据。
图 5:影响存储单元的电离辐射 SEU
在地面应用中,需要关注的两个辐射源是包装杂质发射的 α 粒子和宇宙射线与地球大气相互作用产生的高能中子。过去 20 年进行的研究导致了高纯度封装材料(超低 α [ULA]),它可以最大限度地减少由 α 粒子辐射引起的 SEU 效应。今天,不可避免的大气中子仍然是 SEU 效应的主要原因。
UCD90320U 使用紧凑的 0.8 毫米间距球栅阵列封装和 ULA 模塑料,以减少由电离 α 粒子引起的软错误。该定序器/监视器还具有扫描用户配置静态随机存取存储器以检测 SEU 的能力。ULA 和 SEU 检测功能都为雷达和其他国防应用提供了更高的可靠性。根据实际客户结果,ULA 封装中 UCD90320U 的 FIT 率降至 10,而非 ULA 封装的 FIT 率为 1,344。
实现有效的电压调节
在成功对 FPGA 轨进行排序后,FPGA 内核轨在电压调节、功率密度、热性能和效率方面最为关键。一些最新的 FPGA 要求总容差为 ±2% 直流加交流(交流 = 负载瞬态),这使得稳压器设计具有挑战性。表 1 列出了典型的大电流 FPGA 内核和 I/O 导轨设计规范。
范围 |
规格 |
输入电源 |
12 伏,±5% |
开关频率 |
500kHz |
功率级 |
CSD95490Q5MC |
芯轨 |
|
标称输出电压 |
0.9V |
直流+交流容差 |
±2% |
最大输出电流 |
120安 |
直流负载线 |
- |
最大载荷步 |
100 A/μs 时为 30 A |
相数 |
3 |
C输出,散装 |
12x 470 μF、2.5 V、3 mΩ |
C OUT, MLCC |
22x 220 μF,4 V,X5R |
输入输出轨 |
|
标称输出电压 |
0.9V |
直流+交流容差 |
±2% |
最大输出电流 |
20安 |
直流负载线 |
- |
最大载荷步 |
10 A/μs 时为 10 A |
相数 |
1 |
C输出,散装 |
8x 470 μF、2.5 V、3 mΩ |
C OUT, MLCC |
8x 220 μF,4 V,X5R |
表 1:大电流 FPGA 内核和 I/O 轨电源规格
雷达和其他国防设备客户通常更喜欢电源模块,因为它易于使用和免维护。对于需要 120 A 输出电流的 FPGA,等效的分立多相降压稳压器解决方案需要 66 个分立元件和数百小时的设计、布局、实验室测试、原型设计、可靠性和最终测试。该设计还将接受电磁兼容性测试,以及用于国防应用的冲击和振动测试。
对于最高性能的 FPGA,TI 的TPSM831D31 120-A 加 40-A 双输出 PMBus 降压模块可以帮助设计人员在高功率密度下满足 ± 2% 的直流和交流容差规范,在 720 mm 2的印刷电路板面积。
TPSM831D31 采用我们专有的 DCAP+™ 控制模式,可以减少输出电容器的数量,包括在严重负载瞬态期间保持输出电压调节所需的多层陶瓷电容器的数量。TPMS831D31可以同时为 FPGA 内核和 I/O 轨供电,如图 6 所示。
图 6:TPSM831D31 应用电路
如果您正在使用大电流 FPGA 设计雷达或任何其他防御设备,并且您的设计重点是 FPGA DC/DC 转换器的全面排序、监控、易用性和高功率密度,请考虑使用可重新配置的 PMBus 排序器,例如 UCD90320U和高性能模块,如 TPSM831D31。