摩尔定律不会终结，阿斯麦尔的春天来了！

根据外媒《eeNews》的报导，比利时微电子研究中心(IMEC)执行长Luc van den Hove日前在Futures conference大会上表示，相信摩尔定律(Moore’s law)不会终结，但需要很多方面共同做出贡献。对此，IMEC就提出了1纳米以下至2埃米(A2)的半导体制程技术和芯片设计的路径，藉以进一步延续摩尔定律。

不过近日，IMEC(比利时微电子中心)还是展示了一张最新的芯片制造发展路线图，一路看到了2036年的0.2nm工艺，表示接下来芯片制造还是会按照摩尔定律走下去。

如下图所示的这个演进路径，2022年实现N3也就是3nm，2024年到2nm，2026年到A14也就是1.4nm，2028年到1nm，并且还会演进，到2036年是直接达到0.2nm。

同时在晶圆管技术上，也有技术演进，目前是FinFET，而到2nm时会换成GAAFET，再到0.5nm时，会换成CFET技术。

不过，大家看看我在上图标的绿色框，这里指的是MP金属栅极距，这是真正代表晶体管密度，也就是工艺指标的参数。

它在1nm之前还是在不断变小的，直到1nm工艺时，为16nm，但接下来不管工艺怎么先进，其参数一直处于16-12nm间了。

据 eeNews 报道，IMEC 首席执行官 Luc van den Hove 在未来大会(Futures conference)上表示:“我们相信摩尔定律不会终结，但需要很多方面共同做出贡献。”

他提到了几代器件架构，从 FinFET 器件到插板和原子通道器件，以及新材料和 ASML 的 High-NA 光刻机的引入，这需要很多年的时间。目前正在安装的 NA 原型设备将在 2024 年投入商用。“我们相信，光刻工具将把摩尔定律扩展到相当于 1nm 的一代以下。”

但其也表示，为了迈向更先进制程，需要开发新的器件架构，以及推动标准单元的缩小。在 FinFET 已经成为从 10nm 到 3nm 的主流技术的基础上，“从 2nm 开始，由纳米薄片堆叠而成的 GAA 架构将是最有可能的概念。”

他提到了 IMEC 开发的 forksheet 架构。“这使得我们可以用屏障材料将 N 和 P 通道更紧密地连接在一起，这将是一种将栅极扩展到超过 1nm 的选择。接下来，你可以把 N 和 P 通道放在一起，以进一步扩大规模，我们相信我们已经开发了这些架构的第一个版本。”

使用钨或钼的新材料，可以为 2028 年的 1nm(A10)工艺和 2034 年的 4 埃米(A4)和 2036 年的 2 埃米(A2)结构制造出相当于几个原子长度的栅极。

与此同时，互联性能也需要改善。“一个有趣的选择是将电力输送移到晶圆的背面。这为前端的互连留下了更多的设计灵活性。所有这些都会导致未来 15 到 20 年的规模扩大。”

未来的系统芯片设备将使用 TSV 和微凸点技术进行芯片的 3D 堆叠集成，并使用不同制程芯片完成不同的任务，使得多个 3D 芯片需要连接在一个硅中介层上。

“我们一直在开发所有这些技术，就在我们说话的时候，这些技术正在逐渐被工业界采用。”

随着时间的推移，随着科技的发展，在不知不觉中，高通火龙的出世，意味着芯片先进制程已经来到了四纳米的节点。按照正常来说，这样的芯片制程节点，已经即将就要触顶摩尔定律的极限。

但是，总有些不甘心的企业和机构，总想着要如何为摩尔定律续命。比利时一家机构放出了大动作，直指1纳米以下工艺路径。看样子，摩尔定律似乎是不会终结了，那么，这样一来，对阿斯麦尔而言究竟有怎样的影响呢?

如今，这1纳米以下的路径仅仅只是纸上的文字而言，未来，要想成功突破，究竟要如何实现呢?

延续有望，1纳米以下工艺路径突破

2022年5月23日，在比利时安特卫普召开了未来峰会，在这次峰会上，比利时微电子研究中心发布了一份报告，这份报告探讨的是2036年左右的半导体工艺、技术路线图。当然，这份半导体工艺发展路线图仅仅是初步投产，并非是量产。

比如在这份路线图上标注的N3 3纳米，其实对应的是2022年。没错，就是今年，但是，今年全球根本就没有3纳米的实际产品。

当然，这个路线图仅仅是普遍而言的，不同厂商的发展路线也是不一样的，比如英特尔还发展了一个A18，台积电直接就跳过N3。

从这份路线图，可以看出如今摩尔定律可以说是突破有望。可能还有人会对这份数据表示质疑。这份数据其实应该是非常权威的。比利时微电子研究中心是全球权威半导体研究机构，研究的方向包括微电子、纳米技术、信息通讯技术、封装工艺等方方面面。

因此，就这个消息来看，摩尔定律肯定会走到极限，但是如今似乎有延续生命的可能。那么，在摩尔定律似乎不会这么快走向终结的今天，对于阿斯麦尔而言，究竟会迎来怎样的春天呢?

摩尔定律不会终结，阿斯麦尔的春天来了!

摩尔定律如今还能延续很长一段时间，最开心的莫过于就是阿斯麦尔了。目前，阿斯麦尔正在紧锣密鼓地部署Na值为0.55的新一代，更加先进的EUV光刻机。这意味着什么呢?目前阿斯麦尔的EUV光刻机，Na值其实为0.33，这样的数值注定了阿斯麦尔当前的EUV光刻机仅仅只能够生产7纳米、5纳米之类的。

自从芯片制造技术进入到7nm及以下芯片制程之后，关于摩尔定律的话题讨论在业内越来越频繁。因为芯片制程越往下，纳米制程工艺的突破就越难。

每当以为芯片工艺再难突破的时候，却总是传出实现又一突破进展的新消息。就像台积电已经明确规划处3nm，2nm芯片的量产时间。

半导体工艺的红利已经所剩无几，往后几年手机性能的提升只会越来越少，直至几乎没有。

从去年开始，半导体芯片行业出现了新的研究方向：

一个是利用新的叠加芯片的方式，来提高芯片的性能，以苹果的M1double双芯为代表，我国的华为也发表了这一方面的专利。

另外一个是光子芯片的研发，其中荷兰政府已经出资组建高校和科研机构成立了项目组。

这是因为在行业中，大部分人认为由于摩尔定律半导体的材料受限，目前的3nm制程至少在两年内还是可以继续提供最先进制程的芯片。

业界的研发人员都希望能够在突破摩尔定律方面或者绕开摩尔定律限制方面开始未雨绸缪。

ASML官方就摩尔定律表态

5月13日，根据ASML公众号官方发布的文章显示，其对摩尔定律的表现抱有乐观态度，认为一些创新方法，在未来十年或者更长的时间，都会让摩尔定律保持持续前行的势头。

并且ASML还表示，这些技术可以将芯片制程推进到1nm工艺。

摩尔关于以最小成本制造复杂芯片的最初预测，也在演进过程中被转述成各种各样的表述，现在这个定律最常被表述为半导体芯片可容纳的晶体管数量呈倍数增长。

ASML称，在过去的15年里，很多创新方法使摩尔定律依然生效且状况良好。从整个行业的发展路线来看，它们将在未来十年甚至更长时间内让摩尔定律继续保持这种势头。

在元件方面，目前的技术创新足够将芯片的制程推进至至少1纳米节点，其中包括gate-all-aroundFETs，nanosheetFETs，forksheetFETs，以及complementaryFETs等诸多前瞻技术。

此外，光刻系统分辨率的改进(预计每6年左右缩小2倍)和边缘放置误差(EPE)对精度的衡量也将进一步推动芯片尺寸缩小的实现。

纳米芯片发展到这个程度，已经接近物理芯片规则的极限了。

但光刻机巨头ASML正式表态，摩尔定律还可延续十年，并且将推进到1nm工艺。

此外，ASML预计系统级的扩展将发挥更大的作用：去年，存储器制造商生产了176个存储层叠加的3DNAND芯片，并宣布到2030年左右将生产超过600个存储层的芯片路线图。