2nm终结FinFET，苹果A16继续使用台积电5nm工艺

近日，苹果即将在9月份发布的iPhone14系列有了全新的消息。据悉，A16芯片将使用台积电增强型5nm工艺制程，而非之前网传的4nm制程。

早前关于iPhone14系列上究竟否会搭载A16芯片而争论不休，根据最新的爆料来看，台积电为苹果的一款芯片使用了增强型5nm工艺制程。大部分爆料者都认为，iPhone14Pro的两款机型与iPhone14的两款机型之间会出现较大的性能差距。在普通版本的iPhone上，未必搭载最新的A16芯片，而是小修小改的A15芯片。性能更强的4nmA16芯片会出现在iPhone14Pro的两款机型上。而最新的消息则是推翻了这一说法。郭明錤转发了该消息，并放出了一张台积电发布时间的路线图。

根据曝光的路线图，台积电的4nm和3nm制程工艺，在2023年才会开始量产，因此新的A16处理器只能使用原本的5nm制程工艺。同时，郭明錤透露，台积电的4nm制程其实与5nm相比，没有明显的提升，因此A16选择5nm而非等待4nm是比较合理的。

编辑点评：除了确定的iPhone14系列之外，苹果秋季发布会还可能会有令人期待的新品，例如AirPodsPro2、AR/VR设备等。你期待iPhone14系列吗?欢迎到评论区留言评论，说出你的看法。

除了在美国投资 240 亿美元建设 5nm 晶圆厂之外，台积电去年还决定在日本建设 28nm 晶圆厂，不过这个需要日本政府提供补贴，今天日本官方宣布，已经批准了台积电在日本九州熊本县的晶圆厂计划， 并提供最高 4760 亿日元(约合 240 亿人民币)的补贴。

这个晶圆厂是有台积电及日本公司合作投资的，日本方面还有索尼及日本电装 DENSO 的参与，这也是日本官方愿意给予巨额补贴的原因之一，该工厂建成后也主要是给索尼等日本公司提供传感器代工之类的业务。

台积电这家晶圆厂的工艺水平并非顶级水平的， 预计会生产 28nm 到 22nm 的成熟工艺，未来计划会升级到 12nm 到 16nm 工艺，不排除还会进一步升级的可能。

项目总投资高达 86 亿美元，预计月产能 5.5 万片晶圆， 2022 年 4 月动工， 2024 年 12 月投产。

传闻许久的2nm终于来了。

6月17日消息，钛媒体App获悉，今天凌晨举行的台积电北美技术论坛上，台积电(TSMC)正式公布未来先进制程路线图。

其中，台积电3nm(N3)工艺将于2022年内量产，而台积电首度推出采用纳米片晶体管(GAAFET)架构的2nm(N2)制程工艺，将于2025年量产。

台积电总裁魏哲家在线上论坛表示，身处快速变动、高速成长的数字世界，对于运算能力与能源效率的需求较以往更快速增加，为半导体产业开启前所未有的机会与挑战。值此令人兴奋的转型与成长之际，台积电在技术论坛揭示的创新成果彰显了台积电的技术领先地位，以及支持客户的承诺。

与此同时，台积电研发资深副总裁米玉杰(YJ Mii)在这场会议上宣布，台积电会在2024年拥有光刻机巨头ASML最新的high-NA极紫外光(EUV)光刻机微影设备。“主要用于合作伙伴的研究目的......针对客户需求，开发相关基础架构与格式的解决方案，推动创新。”

具体来说，此次台积电技术峰会上，核心是公布N3(3nm级)和N2(2nm级)系列的领先节点具体技术细节，以及TSMC-3DFabricTM 三维矽晶堆叠解决方案，从而在未来几年用于制造先进的CPU、GPU和移动SoC芯片产品中。

3nm技术节点：台积电第一个3nm级节点称为N3，有望在今年下半年开始大批量制造 (HVM)量产，预计2023年初交付给客户。其中，3nm第二节点N3E，与N5相比，在相同的速度和复杂性下，N3E功耗降低34%，性能提升18%，逻辑晶体管密度提高1.6倍，而且搭配先进的TSMC FinFlextm架构，能够精准协助客户完成符合其需求的系统单芯片设计。

2nm技术节点：台积电第一个2nm级节点称为N2，采用纳米片晶体管(GAAFET)架构，预计于2025年开始量产。据悉，在相同功耗下，2nm性能速度较3nm增快10%至15%，若在相同速度下，功耗降低25%至30%。台积电还表示，2nm制程技术平台也涵盖高效能版本及完备的小晶片(Chiplet)整合解决方案。

扩大超低功耗平台：台积电称正在开发N6e技术，专注于边缘人工智能及物联网设备。N6e将以7nm制程为基础，逻辑密度可望较上一代的N12e多3倍。据悉，N6e平台涵盖逻辑、射频、类比、嵌入式非挥发性存储器、以及电源管理IC解决方案。

台积电杀手锏来了：2nm先进制程首亮相。

6月16日，台积电在2022年度北美技术论坛上，官宣将推出下一代先进制程N2，也就是2nm制程。

2nm来了，终结FinFET

一直以来，包括7nm、5nm在内的芯片制程都采用的是FinFET晶体管技术。

要知道，半导体行业进步的背后有着一条金科玉律，那就是「摩尔定律」。

摩尔定律表明：每隔 18~24 个月，封装在微芯片上的晶体管数量便会增加一倍，芯片的性能也会随之翻一番。

当FinFET结构走到了无法突破物理极限的时候，对新的晶体管技术提出了需求。

也就是说，GAA (gate-all-around，简称 GAA) 架构的出现再次拯救了摩尔定律。

据称，台积电N2将使用GAAFET(全环绕栅极晶体管)技术，于2025年开始量产。N2在性能、功效上有明显提升，不过晶体管密度在2025年的时代背景中可能显得提升效果不大。

作为全新的芯片制作工艺平台，N2制程的核心创新在于两点：纳米片电晶体管(Nanosheet)与背面配电线路(backside power rail)。此两点都是为了提高单位能耗中芯片性能而设计的。

台积电的「全环绕栅极式纳米片电晶体管」(GAA nanosheet transistors)，晶体管的通道在所有四个侧面都被栅极包围，从而减少了电能泄漏。这在当下晶体管体积越发接近原子体积时，将会越来越突出。

在其 2022 年技术研讨会上，台积电正式公布了其 N2(2 纳米级)制造技术，该技术计划于 2025 年某个时间投入生产，并将成为台积电第一个使用其基于纳米片的栅极全方位场效应的节点晶体管(GAAFET)。新节点将使芯片设计人员能够显著降低其产品的功耗，但速度和晶体管密度的改进似乎不太明显。

台积电的 N2 是一个全新的平台，广泛使用 EUV 光刻技术，并引入了 GAAFET(台积电称之为纳米片晶体管)以及背面供电。新的环栅晶体管结构具有广为人知的优势，例如大大降低了漏电流(现在栅极围绕沟道的所有四个边)以及调节沟道宽度以提高性能或降低功耗的能力. 至于背面电源轨，它通常旨在为晶体管提供更好的电力输送，为后端(BEOL)中电阻增加的问题提供解决方案。新的电源传输旨方案在提高晶体管性能并降低功耗。

从功能集的角度来看，台积电的 N2 看起来是一项非常有前途的技术。至于实际数字，台积电承诺 N2 将让芯片设计人员在相同功率和晶体管数量下将性能提升 10% 至 15%，或者在相同频率和复杂度下将功耗降低 25% 至 30%，同时，与N3E 节点相比，芯片密度增加了 1.1 倍以上。