2nm来了，ASML最强光刻机加持，FinFET时代即将终结?

2nm制程全球争夺战升级!6月16日，台积电首度公布2nm先进制程，将采用GAAFET全环绕栅极晶体管技术，预计2025量产。

在我们目前的认知中，芯片制程代表着芯片的性能和功耗。而厂商也往往以先进制程作为关键宣传点。一直以来，芯片的迭代进化被一个叫「摩尔定律」的预言控制着。它的提出者是英特尔公司的创始人之一戈登·摩尔。早在1965年，摩尔就预言：单位平方英寸上晶体管的数目每隔18～24个月就将翻一番。

后来人们发现无论是芯片的演化速度还是计算机的进步迭代，都和摩尔这个预言惊人地一致。比如我们今天说的芯片制程的演化，从微米、亚微米、深亚微米，到193nm、157nm、90nm，再到最近几年的12nm、7nm、4nm，都在按照摩尔57年前说的这段预言演进。

台积电杀手锏来了：2nm先进制程首亮相。

6月16日，台积电在2022年度北美技术论坛上，官宣将推出下一代先进制程N2，也就是2nm制程。

2nm来了，终结FinFET

一直以来，包括7nm、5nm在内的芯片制程都采用的是FinFET晶体管技术。

要知道，半导体行业进步的背后有着一条金科玉律，那就是「摩尔定律」。

摩尔定律表明：每隔 18~24 个月，封装在微芯片上的晶体管数量便会增加一倍，芯片的性能也会随之翻一番。

当FinFET结构走到了无法突破物理极限的时候，对新的晶体管技术提出了需求。

也就是说，GAA (gate-all-around，简称 GAA) 架构的出现再次拯救了摩尔定律。

据称，台积电N2将使用GAAFET(全环绕栅极晶体管)技术，于2025年开始量产。N2在性能、功效上有明显提升，不过晶体管密度在2025年的时代背景中可能显得提升效果不大。

作为全新的芯片制作工艺平台，N2制程的核心创新在于两点：纳米片电晶体管(Nanosheet)与背面配电线路(backside power rail)。此两点都是为了提高单位能耗中芯片性能而设计的。

台积电的「全环绕栅极式纳米片电晶体管」(GAA nanosheet transistors)，晶体管的通道在所有四个侧面都被栅极包围，从而减少了电能泄漏。这在当下晶体管体积越发接近原子体积时，将会越来越突出。

而且台积电「环绕栅极式纳米片电晶体管」的通道可以加宽以增加驱动电流并提高性能，也可以缩小以最大限度地降低功耗和成本。

为了给这些「纳米片电晶体管」提供足够的电能而且避免漏电损耗，台积电的N2制程使用背面配电线路(backside power rail)。台积电认为这是在「后段布线制程工序」(BEOL) 中克服电阻的最佳解决方案的一种。

工序上做出如此改进后，在同等能耗和复杂度下，N2的性能比N3高10%-15%。在相同速度和单位面积晶体管平均数目下，N2的能耗比N3低25%-30%。

这太尬了，不讲武德。

从2022年5月初开始，三星就展开了大肆的渲染，宣布将「率先」量产3nm，2022年上半年就能亮相了。

三星还刻意对外强调启用了：环绕闸极技术(GAA)架构。

预计2022年下半年展开量产、提供3nm工艺产能的台积电，则延续了 鳍式场效晶体管(FinFET)架构。

这似乎让三星方面感到异常的兴奋：瞧瞧，台积电竟然没有“革新”晶体管技术?

现阶段，硅基材料 晶圆芯片 集成的 晶体管，越来越接近「原子」的体积了，包括电能泄露在内的各种问题，也开始变得越来越突出了，让芯片设计企业压力剧增!

莫名引起的电子设备耗电量飙升、发热量甚至可以“煎鸡蛋”的闹剧，就是体现之一。

三星近乎“疯狂Diss”台积电“落后”、反复强调其再3nm工艺技术上，就率先启用了 环绕闸极技术(GAA)，一下子把延续 鳍式场效晶体管(FinFET)的台积电比了下去?

然而，不按套路出牌的台积电，正式公布2nm工艺技术，又给三星好好“上了一课”：台积电「全新」环绕闸极技术(GAA)架构，我们不一样!

台积电N2制程技术(2nm)突出了两个核心点：纳米片电晶体管(Nanosheet)、背面配电线路(backside power rail)，公开表态就是为了「芯片性能」设计的方案。

基于台积电「全环绕栅极式纳米片电晶体管」GAA nanosheet transistors技术，晶体管「通道」四个侧面都有「栅极」包围，克制 “漏电”、耗电量大、发热量高 等问题。

当然了，最为关键的还是「背面配电线路」backside power rail技术，应用于「后段布线制程工序」BEOL 克制 电阻 的最佳解决方案(之一)!

一个普通人类的 指甲盖大小面积，基于2nm工艺技术集成的集体管，数量已经达到500亿个的级别了。

更进一步的是，台积电「全环绕栅极式纳米片电晶体管」方案下，四个侧面 都有 栅极“包围”的通道，还可以按照 需求 进行“加宽”、“缩窄”：

比如，需要 增加驱动的电流 以提高晶体管 堆砌出来的 芯片性能 时，可以定制“加宽”通道 方案。

如果比较在意芯片制造的“成本”、或者力求降低“成品”芯片的功耗等，可以选择“缩窄” 通道。

此外，台积电特别强调的是：N2制程(2nm工艺)应用范围，更加宽广了。

包括移动设备SoC平台(华为海思麒麟、高通骁龙 等)，以及PC平台的高性能CPU与GPU核心显卡等。