不要让噪声破坏仪表放大器的性能

我们的项目无法承受电路设计中的噪声，并且某些应用(例如音频)需要低噪声性能。我们可以通过在电路板布局阶段考虑噪声来最小化外部噪声。例如，我们必须使电源和接地阻抗足够小，以最大限度地减少电流尖峰的影响。使用屏蔽互连和法拉第屏蔽、最小化噪声源以及在 PC 板上大量使用良好的去耦电容器是消除外部噪声的额外方法。

放大器本身会产生内部或放大器噪声。仪表放大器的输出直接连接到模/数转换器(ADC)，这些噪声会直接影响系统的性能。

设计人员必须考虑放大器噪声的影响，因为错误的仪表放大器会使放大器噪声占主导地位。放大器内部产生的两种噪声是电压噪声 e n和电流噪声 i n。这些噪声术语的正式名称是“输入电压噪声谱密度”和“输入偏置电流噪声”谱密度;它们被定义为包含在以指定频率为中心的 1Hz 带宽中的 rms 噪声。仪表放大器数据表通常指定 1 kHz 时的 rms 噪声。放大器的数据表指定了电压噪声，但并不总是指定电流噪声。我们可以借助以下公式轻松计算电流噪声： in =2IqB

，其中 i 是放大器偏置电流，q 是电子电荷 (q=1.602×10 –12 C)。

当信号源阻抗低时，电流噪声影响不大，因此选择电压噪声低的放大器。最低电压噪声放大器具有双极晶体管输入级。当信号源具有高阻抗时，电流噪声影响很大，因此选择电流噪声低的放大器。最低电流噪声放大器具有 JFET 输入级。当信号源阻抗为 1 kΩ 至 1 MΩ 时，选择电压和电流噪声以获得最佳的整体噪声性能。这种情况是最难解决的，但低功率双极晶体管输入级通常可以胜任。

通常，低偏置电流放大器具有低电流噪声，但这种情况有时并非如此。如果使用偏置电流消除技术获得低偏置电流，则该偏置电流和高噪声电流可能共存，因为电流噪声是实际偏置电流的函数，而不是消除的偏置电流。JFET 输入放大器提供非常低的偏置电流，因此噪声电流非常低。JFET 的电压噪声高于双极晶体管，尤其是在高集电极电流下工作时，但 JFET 为中高源阻抗应用提供了出色的整体噪声性能。

绝缘栅 CMOS 晶体管级提供极低的偏置电流，但它比 JFET 对应物具有更多的电压噪声。CMOS 放大器在大于 10 kHz 的频率下具有良好的噪声性能，但是，由于较差的 1/f 性能会妨碍它们，因此我们通常不会将 CMOS 放大器用于音频应用。在所有条件相同(电流、器件几何形状、第二级贡献等)的情况下，JFET 仍然是 20-Hz 至 20-kHz 频率范围内低噪声性能的更好选择。

低噪声设计中最重要的参数是源阻抗。低源阻抗要求选择低电压噪声放大器。高源阻抗要求我们选择低电流噪声放大器。中等源阻抗意味着放大器的选择是电压和电流噪声性能之间的折衷。