对高速串行总线进行 ESD 保护
扫描二维码
随时随地手机看文章
ESD 已经存在了很长时间——可能是在大爆炸之后不久。在人类存在的大部分时间里,它都是通过宏观效应而闻名的,比如静态附着和与金属物体的轻微接触。然而,自从半导体问世以来,保护电子设备免受 ESD 损坏一直是制造商的主要目标。不这样做可能会造成灾难性的后果。
ESD 损坏可能是由于电压过高、电流过大或两者兼而有之。高电压会导致栅极氧化物穿通,而过高的 I 2 R 电平会导致结故障和金属化迹线熔化。随着制造几何尺寸的不断缩小——英特尔的 Haswell 使用 22nm 工艺——可能导致 ESD 相关故障的电压和电流水平也降低了。这使得即使是相对较低水平的片上 ESD 保护也难以提供。因此,重点已转移到单独的 ESD 保护器件上。
改变应用环境带来问题
笔记本电脑、手机、MP3 播放器、数码相机和其他手持移动设备的普及给 USB 3.1、HDMI 2.0、DisplayPort 等高速高速差分接口带来了特殊问题。在这些不受控制的环境中,业主在连接和断开电缆时经常触摸 I/O 连接器引脚;当用户将相机、游戏和其他设备插入其 USB 和视频端口时,设备会受到持续的 ESD 压力。
协议数据速率 (Gb/s) PCIe 3.0 7.877 SATA 3.1 1.5、3.0。6.0 DisplayPort 1.2a Source 1.62, 2.7, 5.4 USB 3.1 10.0 SGMII 1.25 HDMI 2.0 6 表1:一些常见的高速串行接口
IEC 61000-4-2是系统级 ESD 测试的行业标准,旨在复制带电人员在最终用户环境中对系统放电。系统级测试的目的是确保成品能够正常运行,一般假设用户在使用产品时不会采取任何ESD预防措施。产生的静电放电可在 30 ns 内达到高达 16A(IEC 61000-4-2 4 级,8kV 接触放电)。
ESD保护技术
在高速串行接口中,ESD 保护器件仅仅钳制 ESD 脉冲是不够的:它必须在不损害高速链路的信号完整性的情况下这样做。
随着速度的提高,接口在整个信号路径中保持阻抗匹配至关重要。任何阻抗不匹配都会导致线路反射,从而增加抖动并可能影响信号质量,因此高速串行接口需要对信号路径中的任何外部组件进行严格的电容限制。
添加所需的 ESD 保护也会增加不需要的额外电容。对于传统的 ESD 器件架构,随着保护级别的提高,器件电容也会增加,这迫使设计人员在信号完整性和 ESD 保护之间做出选择。半导体二极管具有许多理想的特性,例如低钳位电压、快速导通时间和更好的可靠性,但直到最近才具有比其他架构更高的电容。
最近,制造商推出了基于二极管的保护器件,其电容非常低,专门用于高速应用。例如,NXP的PUSB3FR4旨在保护高速接口,例如 10 Gbps 的 SuperSpeed USB 3.1。该器件包括四个高级 ESD 保护二极管结构,采用无引线小型 DFN2510A-10 (SOT1176-1) 塑料封装。
所有信号线均由提供 0.29 pF 线路电容的特殊二极管配置保护。二极管采用回弹结构,以便为下游组件提供高达 +/-15 kV 接触的 ESD 电压保护,超过 IEC 61000-4-2 第 4 级。
类似的PUSB3FR6带有六个 ESD 器件,为 USB 2.0 和 USB 3.1 的接口组合提供系统级保护,这是新型 USB Type C 连接器的一个特性。
安森美半导体在这个市场上也很活跃:其ESD7008为 UDFN18 封装中的 4 个差分对(8 条线路)提供 ESD 保护,并具有 0.12pF 的典型接地电容。
布局建议
PCB 上的许多寄生元件可能会降低系统的整体 ESD 性能,因此有必要优化 ESD 保护器件的布局和 PCB 布局,以实现最佳的 ESD 性能。
这里有一些建议:
· 必须通过缩短返回到 GND 通孔的接地路径来尽可能减少寄生电感。
· 对称布局还可以减少寄生电感。连接 ESD 设备一侧的连接器和另一侧的收发器非常重要。
· 为避免 ESD 在 PCB 上传播,必须将 ESD 保护器件放置在尽可能靠近 ESD 源的位置。
· 由于 ESD 应力可以在接口电缆的两侧传播,因此需要在电缆的每一端安装保护装置。
用于高速流通封装的 ESD 保护器件有助于正确的布局实践。图 2 显示了 ST 的HSP061-4NY8的引脚排列,它为 HDMI、USB 3 和类似接口提供 4 线 ESD 保护。I/O 对地电容为 0.6pF,差分阻抗在 HDMI 规范下为 100 Ω 典型值。
同样,ON 的 ESD7008 上的流通式封装允许简单的 PCB 布局和匹配的走线长度,以保持一致的阻抗。
许多其他制造商还提供用于高速使用的 ESD 保护器件,这些器件旨在满足 IEC612004-4-2 标准。