产品新工具，Chipletz采用芯和半导体Metis工具

2022年9月21日，中国上海讯——国产EDA行业的领军企业芯和半导体近日证实，开发先进封装技术的基板设计初创公司 Chipletz，已采用芯和半导体的Metis电磁场仿真EDA，用于 Chipletz 即将发布的 Smart Substrate™ 产品设计，使能异构集成的多芯片封装。

“摩尔定律放缓和对高性能计算的追求正在引领先进封装时代的到来，这必将带来对于像芯和半导体先进封装仿真EDA解决方案的迫切需求。

新封装领域，3D 封装、SiP(System In a Package，系统级封装)已实现规模商用，以 SiP等先进封装为基础的 Chiplet 模式未来市场规模有望快速增长，目前台积电、AMD、Intel 等厂商已纷纷推出基于 Chiplet 的解决方案。

新材料领域，随着 5G、新能源汽车等产业的发展，硅难以满足对高频、高功率、高压的需求以 GaAs、GaN、SiC 为代表的第二代和第三代半导体迎来发展契机。

新架构领域，以 RISC-V 为代表的开放指令集将取代传统芯片设计模式，更高效应对快速迭代、定制化与碎片化的芯片需求。为应对大数据、人工智能等高算力的应用要求，AI NPU 兴起。存内计算架构将数据存储单元和计算单元融合为一体，能显著减少数据搬运，极大地提高计算并行度和能效。长期来看，量子、光子、类脑计算也有望取得突破。

Chiplet也称“小芯片”或“芯粒”，它是一种功能电路块，包括可重复使用的IP块(Intellectual Property Core，是指芯片中具有独立功能的电路模块的成熟设计，也可以理解为芯片设计的中间构件)。具体来说，该技术是将一个功能丰富且面积较大的芯片裸片(die)拆分成多个芯粒(chiplet)，这些预先生产好的、能实现特定功能的芯粒组合在一起，通过先进封装的形式(比如3D封装)被集成封装在一起即可组成一个系统芯片。

Chiplet，本质上是一个设计理念，它将不同工艺、不同功能的模块化芯片，通过封装和互联等方式，像拼接乐高积木一样用封装技术整合在一起，形成一颗芯片。

随着数据量急剧增加，算力需求扩大。而硬件层面，采用先进工艺芯片的设计成本逐渐提高，每代制程节点升级所能带来的性能提高幅度和功耗降低幅度减小，摩尔定律发展放缓，单芯片面积和性能出现设计瓶颈。

2020年，英特尔在加入由 Linux 基金会主办的美国 CHIPS 联盟后，曾免费提供 AIB 互连总线接口许可，以支持 Chiplet 生态系统的建设。但由于该接口许可需要使用英特尔自家的先进封装技术EMIB，其他厂商一直心存顾虑，导致AIB标准未能普及。2021 年 5 月，中国计算机互连技术联盟(CCITA)在工信部立项了《小芯片接口总线技术要求》，由中科院计算所、工信部电子四院和国内多个芯片厂商合作展开标准制定工作。

当单纯依靠尺寸微缩提升芯片性能的空间变小时，则出现了将不同功能的电路集成在一起，依靠尺寸微缩和设计优化两条路提升芯片性能。SoC就是将更多性能集成在单一芯片上，促进了手机/嵌入设备的发展。以CPU为例，单核处理器性能难以进一步提升时，采用了多核处理器提升性能，进一步采用了异构多核的架构、协处理器以及GPU架构、专用处理器等。

不过，随着处理器的核越来越多，芯片复杂度增加，设计周期越来越长，成本大大增加，SoC芯片验证的时间、成本也在急剧增加，大芯片快要接近制造瓶颈，特别是一些高端处理芯片、大芯片，单纯靠传统的SoC这条路走下去已遭遇瓶颈，需要从系统层面来考虑。

由于是非常新的炒作概念，各大股票软件中包含的成份股并不相同。通达信Chiplet板块有21只个股，同花顺有22只个股。东财与大智慧都只有11只，其中7只相同4只不同。而万得没有Chiplet板块，只有先进封装板块，而且板块中缺少最正宗的芯原股份