选择正确的模数转换器 (ADC)，比较不同ADC的精度和性能

ADC 比较，显示了可用于 sigma-delta、逐次逼近和闪存转换器的分辨率范围。还显示了每种类型的最大转换速度。如我们所见，可用的 sigma-delta ADC 的速度达到了逐次逼近型 ADC 的范围，但甚至不如最慢的闪存 ADC 快。表格没有显示的是速度和准确性之间的权衡。例如，虽然我们可以获得范围从 8 位到 16 位的逐次逼近型 ADC，但我们不会发现 16 位版本在给定的器件系列中是最快的。最快的闪存 ADC 不会是 12 位部分，而是 6 位或 8 位部分。

这些图表是技术当前状态的快照。随着 CMOS 工艺的改进，逐次逼近转换时间已从几十微秒变为微秒。并非所有技术改进都会影响所有类型的转换器;CMOS 工艺改进加快了所有转换器系列的速度，但将日益复杂的 DSP 功能置于 ADC 芯片上的能力并没有改进逐次逼近转换器。DSP 功能确实改进了 sigma-delta 类型，因为它可以将更好、更快和更复杂的滤波器添加到部件中。

采样并保持

转换 DC 信号时，ADC 操作很简单。但是，如果输入信号在转换期间变化超过一个最低有效位 (LSB)，则 ADC 将产生不正确(或至少不准确)的结果。减少这些误差的一种方法是在 ADC 之前放置一个低通滤波器。选择滤波器参数以确保 ADC 输入在一个转换周期内的变化不会超过一个 LSB。

另一种处理变化输入的方法是在 ADC 之前添加一个采样保持 (S/H) 电路。

显示了采样保持电路的工作原理。S/H 电路有一个带控制输入的模拟(固态)开关。当开关闭合时，输入信号连接到保持电容，缓冲器的输出跟随输入。当开关打开时，输入与电容器断开。

该图显示了 S/H 操作的波形。一个缓慢上升的信号连接到 S/H 输入。当控制信号为低电平(采样)时，输出跟随输入。当控制信号变高(保持)时，将保持电容与输入断开，输出保持在 S/H 切换到保持模式时输入的值。当开关再次闭合时，电容器快速充电，输出再次跟随输入。通常，S/H 将在 ADC 转换开始之前切换到保持模式，并在转换完成后切换回采样模式。

在理想情况下，保持电容没有泄漏，缓冲放大器的输入阻抗无限大，因此输出将永远保持稳定。然而，在现实世界中，保持电容会泄漏，缓冲放大器的输入阻抗是有限的，因此随着电容放电，输出电平会慢慢下降到地电位。

S/H 电路在保持模式下保持输出的能力取决于保持电容的质量、缓冲放大器的特性(主要是输入阻抗)以及采样/保持开关的质量(真正的电子开关)打开时有一些泄漏)。在保持模式下输出所表现出的漂移量称为下降率，并以毫伏/秒、毫伏/微秒或微伏/微秒来指定。

真正的 S/H 电路也具有有限的输入阻抗，因为电子开关并不完美。这意味着在采样模式下，保持电容通过一些电阻充电。这限制了 S/H 获取输入的速度。为了获得满量程输入，S/H 必须保持在采样模式的时间称为采集时间，以纳秒或微秒为单位。

由于采样时一些阻抗与保持电容串联，其效果与低通 RC 滤波器相同。这限制了 S/H 可以获取的最大频率。这称为全功率带宽，以千赫或兆赫为单位。

如前所述，电子开关不完善，一些输入信号出现在输出端，即使在保持模式下也是如此。这称为馈通，通常以分贝为单位。

输出失调是输入和输出之间的电压差。S/H 电路数据表通常以毫伏为单位显示保持模式偏移和采样模式偏移。

软件

使用 S/H 的 ADC 系统可能必须适应硬件怪癖。在某些系统中，软件通过端口或寄存器输出位直接控制 S/H 控制输入。通常，S/H 处于采样模式，软件必须确保满足采集时间要求。在某些系统中，这可以简单地通过将 S/H 保持在采样模式直到需要转换来完成。

在 S/H 进入保持模式后，另一个位(或写入地址或其他操作)启动 ADC。转换完成后，软件读取结果。但是，如果任何一个中断(或最坏情况的中断叠加)导致 S/H 电路的输出下降超过 1 个 LSB，则可能会出现问题。如果发生这种情况，软件可能需要在将 S/H 切换到保持模式之前禁用中断，并在开始转换后重新启用它们。这可确保 ADC 在 S/H 下降发生之前完成转换。

软件还必须适应 S/H 的充电时间。当电子开关闭合并将输入信号连接到 S/H 电容器时，电容器需要有限的时间充电，因为开关和驱动输入的任何源都具有非零阻抗。如果这些阻抗的总和足够大，软件可能需要添加一个延迟，以便保持电容有时间在开始转换之前充电到最终值的 1 LSB 以内。