功率器件不仅要做顶部散热，还要实现顶部散热标准化

随着物理极限的迫近，仅仅通过芯片内部创新设计来实现芯片极限的提高，已经愈发困难。数字芯片如此，功率IC亦然。因此业界近年来都转而在封装上进行技术创新，最近流行的Chiplet，可以看作是逻辑芯片在突破算力瓶颈上的一种创新，而在功率IC的高功率密度追求上，通过顶部散热的封装方式来实现更高功率密度，也已经是被印证的行之有效的方法。虽然业界有多种顶部散热封装技术，但要真正将其推行开来，需要的是芯片厂商在封装上、方案商在设计上、OEM在代工生产线、导热材料上等等多方面的一致推动，才能推动顶部散热封装技术成为不仅仅是单一芯片层面，更是系统层面真正成为可行生态。

为提高功率密度、推动业界顶部散热封装设计，英飞凌推出了QDPAK和DDPAK两种顶部散热封装，并且都已成功注册为JEDEC标准。

功率芯片顶部散热封装：提高功率密度、减少系统装配复杂度

在一些应用的功率系统设计上，出现了一种“矛盾”。尤其是在5G基站、无线通信和EV OBC上，为了实现更高的功率密度，追求小尺寸的时候就要舍弃风扇散热的设计；但体积的缩小和功率的提高，加上无风扇的设计，本身就不利于散热；然而增加更多的散热片不利于减小体积；不利于散热也就不利于提高功率密度；体积、高功率、散热互为矛盾。这种矛盾在过去10年，尤其是最近5年间，越来越凸显出来。而推行芯片将热量传导路径改为顶部散热，再通过散热器、外壳将热量释放出去，被视为是一种合理的技术方向。但这种方向，对于芯片的封装形式提出了新的要求。

“一般接近上百纳米，在功率半导体里已经是一个相对比较先进的工艺。以英飞凌即将发布的第八代CMOS产品为例，照我们的评估，基本已经接近了硅能够做到的物理极限，在这个情况下，功率芯片尺寸往前进步的空间是蛮有限的。封装技术就是继续把硅的功率发挥到极致的必经之路。” 英飞凌科技电源与传感系统事业部大中华区应用市场总监程文涛先生分享到。

英飞凌推出的QDPAK和DDPAK就是顶部散热的封装形式，其为业界带来了两个好处。一是进一步提高了系统功率密度，二是减少了系统装配的复杂度和成本。

带独立散热片的贴片化插件封装是走向更高功率散热的第一步，一般贴片封装的散热主要是靠芯片底部跟PCB（印刷电路板）之间的接触，把芯片产生的热量传导出去。这样需要耗费比较大的PCB铜箔面积，才能有效地把热量传导出去。如果不能用足够大的铜箔，在芯片底部就会形成一个热点，而这个热点会给PCB带来很大的压力。目前业界常用的PCB为FR4材质，该材质的最高温度上限为110度左右。在更高的功率设计中，底部散热封装无法通过贴片和PCB之间结合均匀地把更多热量散出去，这种散热方式已经走到了瓶颈。

而顶部散热的设计，可以保证将一个个芯片的点状散热，变成一个平面的散热，然后均匀的释放出去。10年前的大功率应用（千瓦及以上的功率）基本上是插件封装主导，例如TO220和TO247是电源工程师非常信赖的能够有效散热的两种封装形式，而据英飞凌分享，其最新的QDPAK和DDPAK在温度稳定之后，散热能力跟TO220和TO247是对等的。

要实现这种采用一个顶部平面的均匀散热，最有效的方式就是用一层能够适应公差的导热胶+隔离片，让所有并排摆放的顶部散热芯片的热量能够均匀地传导到一个平面的散热片上，这是目前业界共同接受的方法。而如果只需要对单独一个顶部散热芯片进行散热，则可以采用锁螺丝、铜夹子甚至焊接等多种选择。

从装配角度考虑，英飞凌的QDPAK和DDPAK顶部散热封装技术，可以从系统层面减少PCB板的数量/层级，从而减少了板和板之间用的连接器数量。进而让装配步骤变少，自动化流程更为简洁；最终其装配成本会大幅度减少，并让整体的系统BOM成本也会大幅度减少。

顶部散热封装技术的推行，不止一个芯片的事，而是系统工程

客户在方案设计时需要进行芯片选型，其中有一条原则是需要在选择一颗芯片之后，还有一个备选的芯片型号，这两个芯片最好能在引脚、功能和供电特性上完全一致，能够实现直接替换。这是为了避免首选芯片出现货源问题时，备选芯片可以及时进行替换，从而不会影响到整个方案的量产。

虽然市场上有很多采用顶部散热方式的功率芯片，但英飞凌的DDPAK和QDPAK经过了JEDEC的认证，这意味着任何芯片厂商都可以参与进来设计同样规格的顶部散热芯片。“任何一家厂商，无论规模大小，只要采用这种封装形式，并遵守它所示的尺寸和公差，就能够在行业里面声称是跟JEDEC（MO-354）标准兼容的，这样在进行产品推广的时候障碍就小很多。JEDEC标准组织的职责就是让使用标准在业界免费通行，不设置专利门槛，”程文涛先生解释到。

做一颗芯片的顶部散热设计并不是什么难事，但是对于功率电路的PCB设计而言，同一个平面上会有很多个不同的芯片，方案设计者要考虑整体的系统散热。所以要推行顶部散热封装技术，芯片厂商要同时考虑到非顶部散热芯片和顶部散热芯片共存情况下，顶部散热芯片能够达到好的散热效果；以及在这种一个平面存在多个芯片的前提下，如何可以放置更多的顶部散热芯片，达到一致的散热效果。

为了实现一致性更好的散热方式，英飞凌调研了市面上的主要贴片功率芯片规格，反复权衡后将QDPAK和DDPAK的封装厚度定为2.3mm。程文涛表示，考虑当前仍有非顶部散热芯片的存在，顶部散热的做法首先不能成为其它非顶部散热芯片的应用障碍。比如说其它非顶部散热的封装比较厚，那么顶部散热的封装就不能比它薄，薄了之后就会产生散热散不掉的问题，或者是需要加很厚的散热垫。2.3毫米的封装厚度能够让足够多的器件并存在同一块PCB板上。

程文涛回顾：“从英飞凌跟第一家客户接触进行顶部散热封装技术的推广，到客户产生兴趣、直至现在行业内普遍接受这种封装形式，前后约有三年的时间。”对于功率芯片的封装创新而言，并不是芯片厂自己的事情，阻力会来自方方面面，包括生产线的要求、安规的要求以及散热材料配合的要求、包括整个产业链都需要一些创新进行配合，才能真正使其落地。

QDPAK和DDPAK注册成为JEDEC标准，是英飞凌顶部散热封装技术推行的重要一步。来自客户端的大批量生产，和来自英飞凌的芯片封装技术的创新，相互之间可以产生更多良性互动，从而推动整个产业迈向更高功率密度的方案。

英飞凌的其他封装技术创新

不论是底部散热封装技术、顶部散热封装技术、双面散热封装技术还是全金属封装技术，面对不同应用都有自己的优势。英飞凌在封装技术上也是采用了多路并行的推进方式。顶部散热封装技术更适用于封闭外壳、无风扇、高功率密度的应用；而底部散热封装技术仍是成本敏感、有风扇和开放式设计的选择之一；就一些低压的、对于安规要求不是那么苛刻的功率器件而言，英飞凌还有双面散热封装技术可以适用其中。

英飞凌在封装上的创新有很多种，在这里分享两个：

一是在贴片封装方面，英飞凌提供一种创新的技术叫做“Source Down（源极底置）”技术，这是将原本MOS管贴片封装中，底部漏极顶部源极的设计反转，让源极朝下，漏极朝上。这样就可以让调制电源的时候，内部环路能够做到尽量小。

另一个创新是英飞凌创造的4引脚的封装（TO247）。早期传统插件封装时代，3引脚封装对于用户并不友好，对于PCB Layout、EMI都有很大的挑战。英飞凌通过提供4引脚的封装，不仅解决了引脚的顺位问题，还减少了门极振铃等问题。

在封装创新上，程文涛用“锐意进取”来形容英飞凌的态度。而创新封装需要行业的兼容，正是需要像英飞凌这样有着锐意进取精神的引领者。