如何通过SAR ADC实现电路的设计？

SAR ADC是一个非常常见的拓扑结构，这是一种在速度、分辨率和功率之间提供了很好平衡的折衷方案。SAR ADC的一个关键优势是几乎没有延迟。因此在很多应用领域都能看到使用SAR ADC。

本文将介绍SAR ADC的原理，以及SAR ADC驱动电路设计需要注意的一些要点。

SAR ADC原理

SAR ADC(Successive Approximation Register)，即逐次逼近型ADC。 如下图，SAR ADC主要分成四个部分: 采样保持电路、模拟比较器、SAR逐次逼近寄存器和DAC数字模拟转换器。

图1：SAR ADC的典型拓扑结构

SAR ADC的工作过程主要有两个阶段：采样阶段和转化阶段。

采样阶段：

在采样阶段，开关S2断开，开关S1闭合，这时对ADC采样电容C充电。

图2：SAR ADC的采样阶段

转化阶段：

在转化阶段，开关S1断开，S2闭合。

图3：转化阶段

下图是一个6-bit ADC转换过程：

采样电容上的电压与内部DAC通过比较器上的电压，从高位到低位，逐级比较。

逐次逼近寄存器在每个时钟周期向内部DAC提供额外的代码。

如果采样电容上的模拟电压高于内部DAC电压，记为1

如果采样电容上的模拟电压高于内部DAC电压，记为0

图4：6-bit ADC的转换过程 所以，转换时间是转换取决于时钟频率和ADC分辨率。上图示例中，转化需要6个时钟周期得到结果。结束转化之后，大多数ADC会返回采样阶段。

SAR ADC驱动电路设计

为什么需要驱动电路?

一般情况下，SAR ADC输入结构为开关电容采样电路。而电容的充放电需要足够的电流来支持。同时由于电容的存在，加上开关本身的一些片内寄生电容，会将一些电荷反向注入电源，称为电荷注入反冲，从而引起振荡。

图5：开关电容采样电路, 电荷注入反冲(图片来源：ADI)

如上图：开关闭合的时候，采样;开关打开的时候，转化。每当开关闭合的时候，电容本身存在的电荷反向注入传感器，从而引起振荡。我们需要额外的稳定时间来排除这部分干扰。 为了给SAR ADC供电以及减少电荷反冲的影响。一般我们会在传感器和SAR ADC之间，添加ADC驱动电路(放大器)和开关采样电容充电RC电路。

SAR ADC驱动电路设计(图片来源：ADI)

开关采样电容充电RC电路

RC起到的作用是减少电荷反冲的影响以及限制宽带噪声。这项要求又对放大器选择和性能构成了进一步的限制。 为了选择合适的RC阻值和容值，我们至少要确保以下两点： 第一，确保所选ADC驱动器和RC电路能切实驱动ADC。也就是说RC电路的电阻阻值不能过于大。是否能够足够驱动ADC，由ADC需要的输入电流大小决定，也就是ADC输入电阻大小决定。

第二，确保采样电容上的电压尽量接近输入电压。在转化阶段之前，确保采样电容上的电压尽量接近输入电压，且稳定到所需的分辨率。

如下图，在SAR ADC采样阶段，S1关闭，输入电压Vin通过电阻R对采样电容C充电。采样电容上的电压和输入电压之间的电压差应小于LSB(最低有效位)的一半。

1 SAR ADC的结构和工作原理

传统SAR ADC 的结构主要包括5 个部分，分别是：采样保持电路、模拟比较器、D/A 转换器、逐次逼近寄存器和逻辑控制单元。在很多实际电路中，采样保持与D/A 转换器合二为一。

SAR ADC 通过比较器对D/A 转换器产生的参考电压和采样所得的模拟输入电压进行比较，由逐次逼近寄存器逐次地决定每一位数字码，直到完成最低有效位(least significant bit，LSB)的转换。SAR ADC采用二进制搜索算法来决定模数转化过程中的数字码值，N 位的SAR ADC需要进行N 步的转化。

在SAR ADC 中，数字模块消耗的功耗较小，整个SAR ADC的功耗主要集中在3 个方面。

(1)对采样保持电容的充放电。

(2)对D/A转换器中二进制加权电容的充放电。

(3)模数转换过程中比较器所消耗的功耗。

有关降低SAR ADC 功耗的文献通常针对以上3个方面来提出电路结构的改进方案，如在数模转换器中采用特殊结构的电容阵列以及采用功耗较低的动态比较器等。

为了降低ADC 的整体功耗，笔者设计的D/A 转换器采用了电荷分配型的结构。与其他同类型ADC的最大区别在于用温度计码的开关逻辑结构代替了常用的二进制码开关来控制D/A 转换器，从而合理优化了电容阵列的开关逻辑结构，减小了开关的动作频率，既提高了D/A 转换器的分辨率和线性度，同时又降低了整个系统的功耗。

2 基于开关逻辑结构的D/A转换器

2.1 D/A转换器的基本原理

传统型电荷分配型D/A 转换器通常由一个二进制加权电容阵列、一个与LSB 等值的电容和开关阵列组成，其转换过程可以分为3 个阶段。

(1)采样阶段：此时，所有电容的上极板接地，下极板接输入电压，这样，上极板存储了与输入电压成正比的电荷，这些电荷在D/A 转换器的转换过程中保持不变。

(2)保持阶段：此阶段，二进制加权电容的上极板接地开关断开，下极板接地，引起电容阵列上极板的参考电压的变化。

(3)再分配阶段：此时，逐次逼近寄存器的最高位被置为1，即最大的电容2N-1C 的下极板连接到基准电压Vref，在下一个时钟周期来临时，最大的电容的下极板的连接状态是由比较器的比较结果决定的。同时次大的电容的下极板连接到基准电压Vref.这个过程将会进行N 次，在每一个时钟周期内比较器的比较结果决定了原先被试探的电容的下极板接地或是接基准电压Vref，同时将比试探电容小一半的那个电容设为试探电容，直到整个转换过程完成，即最小电容的下极板状态被决定。

2.2 D/A转换器的低功耗设计

所设计的开关逻辑结构的D/A 转换器如图1 所示，其与传统型D/A 的区别是将二进制加权电容阵列进行了分拆并加入了码制转换电路。码制转换电路将逻辑控制单元控制的寄存器的输出二进制码转化成为温度计码，以温度计码来控制整个二进制加权电容阵列，以降低开关动作频率。

以3 位D/A 转换器为例来简要说明。图2(a)为三位的二进制码到温度计码的编码转换图;图2(b)为二进制码对应单位开关输入码图。由图2 可知，一旦比较器的输出为0，即在模数转换过程中出现输入信号比D/A 转换器所产生的参考电压小的情况，采用温度计码的开关逻辑结构对减小开关动作频率是有利的。将二进制码转换为温度计码只需通过一个简单的编码转换电路就可以实现。

2.3 D/A转换器的功耗分析

对于电容阵列中的电容，只有当其下极板连接到Vref 时，因充电产生功耗。设电容阵列的建立时间为T，则电容从Vref获得的能量为：

由于电容两端的电压不能突变，故QC(0+)= QC(0-)，且 iref(t) = -dQC/ dt ，故：

所以，可以计算每一次开关动作时D/A 的功耗。为了减少计算量，仍以3 位D/A 转换器为例，对两种D/A 转换器的功耗进行比较，如图3 所示，箭头旁边的数字为每一次开关动作时消耗的能量。图3显示当比较器比较的结果为0 时，采用的结构所消耗的功耗小于传统的结构。显然，所设计的D/A 转换器的平均功耗远小于传统的D/A 转换器。随着ADC 位数的增加，这种平均功耗的降低效应将会更加显着。10 位SAR ADC和传统结构的SAR ADC功耗对比如表1 所示，数据表明改进的SAR ADC 相对于传统结构下降了21.5%。

SAR ADC的驱动电路设计存在多个难点，处理不当将导致ADC输出码值跳动范围巨大。上周接触到的一个案例就是这样，与工程师检视完原理图，发现工程师是一款仪表放大器直接驱动16bit 1.5M SAR ADC，并且模拟电路由DCDC直接供电。查阅相应数据手册，开玩笑道“SAR ADC驱动的三个坑全占了”，其中两个问题此前已经讨论，1)开关电源纹波影响;2)驱动放大器的建立时间不足。而第三点是SAR ADC输入端缺少RC电路它的 作用并不是滤波 !!!本篇将详细讨论驱动RC的用途与设计方法，同时提供便捷化设计工具，并结合LTspice进行仿真。

1 SAR ADC模型与驱动原理

SAR型ADC输入端电路如图4.26(a)，在采集阶段SAR型ADC的开关SW+,SW-连接到地(GND)，独立电容开关矩阵连接到输入端,捕捉INx+与INx-输入端模拟信号。采集完成进入转换阶段时，开关SW+、SW-断开，独立电容开关矩阵连接到地输入，INx+与INx-输入间差分电压施加到比较器输入端，导致比较器不平衡，按照二级制加权电压变化实现数字转化。

图4.26SAR型ADC输入电路及模型

简化的SAR型ADC模型如图4.26(b)，当开关S1闭合S2断开，输入信号Vin向电容CADC充电，电容电压VADC到达输入信号Vin电压时采样结束，进入转换阶段。