驭AI之力,驱动芯片到系统级设计。Cadence迈入新征途
扫描二维码
随时随地手机看文章
2023年对于半导体而言是艰苦的一年,受到大环境的影响,消费类需求收缩导致的库存调整,以及投资额减少带来的发展困难,给半导体厂商带来了双重打击。
然而在这种大环境下,全球半导体公司的芯片设计项目依旧十分活跃。因为纵使当下寒冬凛然,但业界仍对未来充满信心。
IBS最新的预测显示,2029年之前整个半导体行业将会突破1万亿美元的大关,几乎为现在的两倍。
随着自动驾驶、人工智能等应用浪潮兴起,海量的数据需要强大的算力支持,才能够真正驱使应用升级。然而在追求高算力的同时,一方面需要从新的技术路线去探索摩尔定律的延续,另一方面不可忽视的对于能效的极致追求,从而确保我们迈进低碳可持续的转型。
新的应用需求,新的算力和能效要求,对于芯片和系统设计提出了更高的要求。而如何解决这一系列的难题?Cadence正在积极探索并给出了答案。在CadenceLIVE大会上,我们有幸采访到了Cadence资深副总裁兼数字与签核事业部总经理 滕晋庆博士,他针对Cadence下一步战略,以及如何支持客户获得持续成功,进行了精彩的分享。
图:Cadence资深副总裁兼数字与签核事业部总经理 滕晋庆博士
垂直系统整合追求更高性能,芯片和系统设计复杂度巨幅提升
回顾过往,推动整个科技行业大步迈进的因素通常较为单一,包括PC、移动计算、AIoT等。而在当下,出现了包括5g通讯、自动驾驶,人工智能与机器学习,工业互联网以及超大规模计算等在内的多种推动力。而在这些新的应用领域,可以看到越来越多的系统公司开始进行定制化芯片设计以匹配其新类型的数据,实现系统的高效分析。例如谷歌的TPU广泛应用于人工智能模型的训练,以及特斯拉的定制汽车芯片,无不是通过这种定制化芯片的方式,来实现垂直系统整合的更高效率和更低成本。
而为了延续摩尔定律、继续追求芯片PPA的提升,先进芯片的制造一方面在继续向着3nm、2nm的工艺缩进;另一方面,通过Chiplet技术来进行2.5D、3D IC的探索。
不论是从定制芯片到系统的垂直整合,还是采用Chiplet技术的3D IC,都大幅提高了芯片和系统设计的复杂度。虽然从事芯片设计以及软件开发的人员数目也会增加,但是不可能雇佣10倍或20倍的人来完成这些工作,我们需要更多自动化来迎接未来的设计挑战。
传统的EDA工具和设计流程并不能够高效率地支持客户新的先进芯片设计需求,当整个先进芯片的设计风潮已经转向,Cadence也早就沉淀好了计算科学和数学的两张技术底牌,并将其合二为一,通过多个设计平台的统一,为客户提供从芯片到系统的设计和仿真支持。
据滕晋庆博士介绍,Cadence用三个同心圆看待世界:最内圈是芯片;然后是系统圈;最外面是数据圈。这三个同心圆其实在各行各业都有所体现。
最内圈的芯片层,需要的是自动化的EDA工具和各种IP支持。透过自动布局布线、RTL Synthesis等方式,已经可以极大地提高芯片设计的效率。第二圈是系统层面,包括系统级的设计和分析,Cadence提供了统一的平台和一致的语言,助力系统设计加速;同时包括了三维电磁场仿真、热仿真和CFD流体力学等计算软件。最外圈是数据圈,着重在大数据分析和人工智能上,探索如何使用大数据和人工智能增进系统设计和EDA设计的能力。
滕晋庆博士表示,当前Cadence已经从最内圈的computational software扩展到系统设计层面,当前新的策略就是intelligent system design(智能系统设计)。尤其是随着近年来算力大幅提升以及大数据的可行性,人工智能将会在系统设计中真正发挥效能。
从芯片到系统,全面的生成式AI能力支持
放眼未来,下一代EDA平台应该将传统的单一类型、单一工具的设计环境转换成运行多工具协作的设计环境,再结合一个统一的大数据分析平台以及强化学习,让AI从设计数据中自主学习,从而为下一次执行自动做出优化的选择,进而最终减少设计人员的人工决策时间,大幅度提升生产力。
而要实现这一目标,需要具备三方面的要素。一是要有足够好的算法模型,这里面涉及到了大量数学方面的知识;二是要有完备的设计和仿真的点工具,这样才能串联成一个能够覆盖系统设计方方面面要求的平台;三是要有一个大数据平台,去支持所有的AI驱动的设计平台。而这三大要素,Cadence全都具备。
据滕博介绍,假设做一个数字芯片,从RTL到最后GDS一共有十步,每一步都要调三个参数,每个参数又有三个选项,那么整个跑下来就会产生一个海量的数据。人工当然不能把所有的可能都跑一次,更多是依赖于资深工程师的设计经验。以前此类工作中,一个资深的工程师跑完一遍之后,看一下flow的结果之后,就可以凭借经验得知需要调整哪一步的哪个参数的哪个选项,从而实现芯片设计的更优解。而AI可以从数据学习中,自动找到最优解。
据悉,Cadence已经提供了一个从芯片到系统的生成式AI工具平台,通过JedAI的大数据分析,可以让AI执行的更加快速和有效率。每一个点工具的AI能力加持,对于芯片设计都极为有帮助,而当所有的点工具都集合成一个AI工具平台,则能实现生产力的极大提升。举例而言,每次工艺的迭代对于芯片整体PPA的提升约10%~20%;而使用Cadence的Cerebrus就可以把客户的芯片整体的PPA提升5%到10%。另一个典型的例子是在PCB的设计方面,以前一个硬件工程师要花费6个月的画板工作,通过Allegro的自动PCB布线,现在要一个小时可能已经完成了90%工作。
据滕博介绍,AI在芯片设计方面所能做的工作正在升级,目前从基本的布局布线和RTL综合层面(implementation)开始,已经向上发展到了架构探索的层面(architecture exploration)AI已经可以用C语言去写算法,逐步去进行系统设计和创新的工作。
“通过EDA工具的自动化,Cadence已经助力工程师实现了十倍的生产力提升;”滕博分享到,“而结合AI和ML的能力,Cadence计划将会为客户带来另一个十倍生产力的提升。”
3D-IC需要更强的系统整合能力,只有Cadence做得到
随着工艺缩进逼近物理极限,摩尔定律的延续难度越来越大,业界对于Chiplet更为关注并开始探索3D-IC的大批量生产和应用。晶圆厂譬如台积电、三星在积极探索更好的良率,芯片和IP厂商在积极推进标准的统一,终端厂商们则对于3D-IC寄予厚望。
然而3D-IC的设计难度和复杂度更高,对于芯片设计的流程提出了新的要求,同时对于后道的封测技术也结合的更为紧密。
当前很多公司,尤其是系统公司在转向3D-IC的设计,但是还没有大批量的生产。目前主要有两个大的问题:一是散热问题;二是表面张力的问题。对于热优化和热管理的设计,以及对于各个芯粒上的表面张力的处理,就显得尤为关键。而这涉及到了很多物理学仿真的工作,需要整合进整个3D-IC的设计流程中。
滕博表示,这需要一个非常非常完整的系统整合,不止要包括analog design、digital design、PCB design、packaging,还要包括heat analysis、thermal analysis、EMIR analysis、LVS analysis、DRC analysis、timing analysis等。怎么样把所有的这些点工具整合在一起,做一个很好的分析,这是第一步。接下来第二步是要把这些分析回归到布局布线工具中,借助AI的能力去看怎么样做优化,这是第二步。
Cadence是唯一的一家同时拥有digital design、analog design、package、PCB layout design和system analysis所有点工具的EDA公司。因此对于Chiplet这种需要整合多种不同设计范式的新的芯片形式而言,Cadence能够提供全面的工具支持。
其次,3D-IC更强调一个早期分析,也就是ERA (Early Rail Analysis)。在进行大模块的布局的非常早期的时候,就需要对散热等物理现象进行分析,来判断这两个模块是否能够放置在一起。透过Cadence的Voltus(Early Rail Analysis)工具,就可以实现这种早期分析的工作。
其实早在三年前,Cadence就推出了一个名为integrity 3D-IC平台,助力客户打造真正的3D-IC。滕博表示,Cadence帮助客户实现真正的两个Wafer的堆叠,这样才能真正实现通讯带宽的提升。
Cadence提供了一个统一的数据库,也就是Integrated Hierarchical Database(IHDB)。在这个数据库中可以将两个Die的数据放在一起。基于同一个DB平台,integrity 3D-IC可以去调用各种的分析工具,包括tempus、quantus等,然后才能完成最终所有的签核。
滕博表示,Cadence现在正在做一个Multi-Tenant database,叫做IHDB。通过这个IHDB可以整合芯片、封装和PCB所有的数据在一起,把数据可以直接传输给每一个对应的点工具去完成相应的工作。目前这个进展大概完成了20~30%,还有很多工作要做。但只有Cadence能够做到这样的事情,因为Cadence拥有所有的工具。
结语
2022年Cadence的营收增长达到了19.2%,远超于整个EDA行业大概8%的平均增长水平。这与其长期的战略决策,以及在R&D上的大幅投入密不可分。随着AI算力的提升,已经集合了所有点工具的Cadence,能够真正驭AI之力,帮助客户驱动从芯片到系统级设计。
滕博表示,目前整个Cadence有1万个人,其中从事System的人已经超过1千人,展望未来,对System方面的投入还是会继续。针对中国团队,也还会继续扩充研发人员规模。