量子工程材料如何赋能半导体性能提升？

受访者：Scott Bibaud，Atomera 总裁、首席执行官兼董事

日前，半导体材料和技术许可公司 Atomera 加入 ESD 联盟，以此为契机，SEMI ESD 联盟执行董事 Bob Smith 与 Atomera 首席执行官 Scott Bibaud 先生进行了深入的技术交流，探讨 Atomera 的原子级技术如何提升电子产品的晶体管性能，以及量子工程材料对芯片性能、行业人才和行业趋势的影响。

Bob Smith：我注意到 Atomera 官网重点介绍了量子工程材料。您能为我们详细解释下什么是量子工程材料，以及它与其他材料的不同之处吗?

Atomera 首席执行官, Scott Bibaud

Scott Bibaud：如果一种材料在设计之初便采用量子力学模拟，以确定所需的特性，那么这种材料就是量子工程材料。这与其它大多数的半导体材料形成鲜明对比——如今大多数半导体材料要么是自然界已有的，要么是根据经验开发出来的。Atomera 的 MST® 技术(Mears Silicon Technology™)是基于自下而上方法的量子工程材料，其它材料如 ReRAM/MRAM 存储元件、量子阱/点和高介电常数金属栅极(HKMG)金属堆栈也是如此。

Bob Smith：那量子工程材料如何帮助提升芯片性能?晶圆厂需要采取哪些步骤来集成量子工程材料?

Scott Bibaud：量子工程材料能够用于不同种类的应用，为芯片功耗、性能、面积和成本(PPAC)以及内存存储性能带来优势。而如何将量子工程材料整合到制造过程中，则取决于它被用于哪种应用。因为无论是何种应用，都必须根据制造成本来评估系统的整体效益——只有能带来显著效益的高成本，才是有价值的。

如果一种量子工程材料，拥有与基准半导体材料(如硅)非常相似的物理和电学特性，那么它通常可以在传统制造工艺中轻松集成。然而，量子工程特性可能会微妙地改变其与电性掺杂物、半导体点缺陷的相互作用。在像 MST 这样的材料中，可以实现对掺杂剖面的高精度控制，并减少邻近介电界面处的表面粗糙散射。这种改进的介电界面可进一步提高晶圆级可靠性。

为了利用这些参数化优势，必须在流程中插入外延*步骤，可以是在起始衬底上进行均厚淀积(适用于一部分工艺流程)，或者在前端工艺步骤中进行选择性沉积。通常情况下，还需要对注入物进行重新优化。

Bob Smith：设计、制造一直是半导体流程中互不关联的两个部分。您认为这种情况会发生改变或演变吗?

Scott Bibaud：这种情况已经在过去几年发生了改变——几乎所有 FinFET 节点的设计都采用了 DTCO(设计技术协同优化)技术，即设计专家与工艺开发团队并行工作，以确定工艺的 PPAC 效益，并提出关键的优化建议，从而提升 PPAC 效益。

采用 Atomera 的 MST 等量子工程材料，也需要材料供应商和客户工艺开发团队之间进行密切合作，以确保客户可以获得最大的利益和投资回报率。

Smith：人才短缺是半导体行业面临的重大问题。你们如何应对招聘和雇佣方面的挑战?

Scott Bibaud：由于我们的材料适用于各种不同工艺，涵盖从传统的 180 纳米工艺到最新的全环绕栅极(GAA)和 DRAM 等，因此我们希望招聘的员工，既精通半导体制程细节，又了解制程对器件和终端产品的影响。因此，我们通常会从主要的 IC 公司以及专注于晶体管级设计的 EDA 和 IP 公司招聘经验丰富的行业人士。与半导体行业的其他企业一样，我们也认为急需培养人才，以支持半导体行业的可持续发展。

Bob Smith：您看到了哪些技术趋势?

Scott Bibaud：主要趋势是：人工智能的运行需要大量的电力，而设备扩展速度却在放缓。随着人工智能的发展，昂贵而耗电的 GPU、高带宽 DRAM 和其他数据中心设备加速涌现。不幸的是，摩尔定律可以轻松微缩的时代也结束了，PPAC 的提升变得更加困难，所需费用也更加高昂。这在全环绕栅极(GAA)器件中表现尤为明显——这种器件的开发已变得非常困难，因此出现了一个由供应商组成的生态圈，为 GAA 器件提供工具、材料和工艺模块。所产生的结果是基于 AI 的工作负载正在消耗巨量电力，所消耗电力占全球电力资源的相当大一部分。

如果所消耗的电力都是用于进行有价值的工作，那么这(勉强)是可以接受的，但事实是其中有大量电力是被浪费掉的。主要原因之一是，人们并没有应对随机掺杂波动(RDF)的解决方案。随机掺杂波动是造成晶体管变化的主要原因，而晶体管变化决定了 GPU、CPU 以及几乎所有其它处理器的电压缩放程度。它还会降低 DRAM 的刷新间隔。目前，DRAM 刷新占服务器总功耗的 10%-15%，这个比例还在不断上升;如果将传感放大器中的随机掺杂波动减少一半，即可将刷新功耗降低超过 2 倍。

要解决由随机掺杂波动造成的功耗浪费，有一个相对简单的办法，即扩大器件的尺寸，这将减少失配，但却与微缩的目的背道而驰。

业界需要更好的解决方案使随机掺杂波动降到最低。目前，人们正在采用碳钉、反掺杂和低温加工步骤等替代方法，虽然确实能带来一些改善，但还不够有效。不过好消息是，先进的量子工程材料在解决随机掺杂波动方面，展示出了非常积极的成果。

*外延是一种材料沉积，其中沉积层保持与晶种层相同的方向。