同步整流器的数字控制方法详解
扫描二维码
随时随地手机看文章
1引言
在主PWM控制器位于初级侧的低DC输出电压隔离型开关电源(SMPS)中，通常采用专门设计的MOSFET作为同步整流器(SR)。作为SR使用的MOSFET具有非常小的导通损耗，有助于提高系统效率。
在初级侧控制的隔离SMPS拓扑中，由于在隔离变压器次级侧没有PWM控制信号，故欲产生适当的SR控制信号显得比较困难。但是，可以从变压器次级输出获得有关数据。由于电路寄生元件的存在，同步信号在从隔离变压器输出分离(withdrawn)时，相对于初级PWM信号会发生延迟，并且在不连续导通模式(DCM)状态会出现振荡。因此，为SR提供驱动的控制电路必须能避免发生错误的操作。
在初级侧控制的隔离拓扑中，为驱动SR需要适当的控制电路，以处理同步时钟信号(clock)从隔离变压器的输出移开，解决驱动信号相对于时钟输入的定时等问题。若对SR控制不当，在两个器件之间会发生“跨越导通”(crossconduction)。同时，在隔离拓扑的次级由于相对于初级主开关(MOSFET)驱动信号的延迟，会在相关元件之间形成短路，发生“贯通”(shootthrough)现象。产生贯通的机理，具体取决于变换器拓扑结构。
2同步整流器的数字控制方法
在用作产生SR驱动信号的方案中，首推数字控制方法。
21系统基本结构
SR数字控制系统一般由振荡器(OSC)、限定状态机构(FiniteStatesMachine，简写FSM)、两个耦合的向上/向下(UP/DOWN)计数器和两个控制输出逻辑等单元电路所组成，系统框图如图1所示。
控制电路有3个输入和2个输出。其中，2个输出为隔离变换器次级2只MOSFETs提供互补驱动信号，3个输入包括1个时钟信号和2个输出的期望(anticipation)时间设定。不论是接通还是关断，2个输出OUT1和OUT2没有任何交迭。开关频率为fs的方波信号出现在时钟输入端，期望的定时通过外部有关
图1同步整流器数字控制器组成方框图
图2OUT2预期时间产生波形
图4在TS1>TS2时OUT2及相关波形
图3OUT1预期时间产生波形
输入设定。2个计数器工作方式及作用不同：DOWN计数器用于处理输出截止，UP计数器连续获取OUT2开关周期期间或OUT1接通时间内的有关数据。控制系统根据前面周期内存储的有关信息，在开关周期截止期内的输出被预先处理。采用这种控制方法，开关周期和接通时间(tON)被逐周连续监测。
22稳定条件
在稳态条件(固定频率和固定占空比)下，两个开关周期中与输出OUT2相关的波形如图2所示。
在第1个开关周期(TS1)内，在时钟输入的上升沿上，两个(UP/DOWN)计数器中第1个开始计算内部时钟(CK)脉冲。在接下来的一个时钟输入的上升沿(TS1结束)上，计数器停止计算。计算过的脉冲数目(n2)把开关周期的持续时间考虑在内。所存储的数据，在下一个开关周期中被利用。
在第2个开关周期中，在内部时钟输入的上升沿上，第1个计数器由大到小计算(countsDOWN)内部时钟脉冲，并且在计算到(n2-x2)个脉冲时终止。第2个计数器计算新的尚未计算的内部时钟脉冲，并适时修正开关周期(TS)期间的有关数据。OUT2超前截止总量为X2·TI(TI为内部时钟脉冲周期)，并通过OUT2预期时间输入设定。计数器UP或DOWN在每个周期内的功能，相对于先前周期被交换。
为预期关断OUT1，另外两个UP/DOWN计数器将考虑计及接通时间(tON)期间的有关数据，相关波形如图3所示。
在第1个开关周期内，第1个计数器在时钟输入上升沿上开始计数，并且在时钟输入下降沿上停止。其间计算的脉冲数量为n1，只计及tON时间之内的脉冲数。
在第2个开关周期内，第1个计数器递减计数，在计算到n1-x1时停止。关断OUT1的超前时间总计为x1·Ti，并由OUT1预期时间输入设定。第2个计数器向上(由小到大)计算时钟输入上升沿与下降沿之间的脉冲数目。
23变化条件
231开关频率发生变化
当开关频率(fs)发生变化时，对于输出OUT2而言，可能存在三种情况：
1)TS1>TS2当第2个开关周期TS2小于先前周期TS1时，OUT2的截止发生延迟，相对于时钟输入没有超前，而是随时钟输入的前沿强迫关断。图4示出了该条件下的相关波形。
2)TS1
()
元器件应用
图5在TS1
关波形如图5所示。在此情况下，OUT2发生提前关断。MOSFET体二极管的导通时间恰为一个周期，效率损失非常小。
3)TS1232占空比发生变化
对于输出OUT1，当接通时间tON发生变化时，可能会出现两种不同的情况：
1)tON1>tON2当第1个开关周期的接通时间tON1大于第2个开关周期的接通时间tON2时，时钟输入、内部时钟和输出OUT1波形定时图如图7所示。在此情况下，OUT1的关断被延时，相对于时钟输入没有提前，总是在时钟输入的下降沿上即时截止。
2)tON1上述的方法通过对前一个周期的测量来确定下一个周期的动作，履行逐周控制。预期关断同步整流器MOSFET的内部时钟脉冲总数是X1或X2。内部振荡器频率(fi)越高，预期时间精度也就越高。
3STSRx系列智能驱动器ICs
STSRx系列IC是ST公司为驱动隔离SMPS中的同步整流器而专门设计的器件。该系列ICs的时钟信号从隔离变压器的次级输出获取，为驱动用作SR的1只或2只MOSFETs，输出适当的控制信号。
31STSR2
STSR2用作驱动单端正向拓扑中的两个同步整流器。该IC包含前面所叙述的控制系统，内置两个大电流N沟道MOSFET驱动器和一个时钟缓冲器等单元电路。STSR2的引脚名称及其应用电路如图9所示。
STSR2的引脚功能如下：
VCC电源电压，范围为4.5～5.5V;
PWRGND和SGLGND分别为功率信号和控制逻辑信号的参考端;
CLOCK同步信号输入;
OUTGATE1/22个大电流互补输出。由于IC自身产生死区时间，在两个开通时间之间不存在任何交迭;
SETANT2为OUTGATE2设定预期截止时间(有4种不同的期望时间可供选择);
图7在tON1>tON2下的OUT1及相关波形
图8在tON1
图6在TS1
隔离开关电源同步整流器数字控制与驱动技术
图9STSR2在单端正向变换器中的应用
图10STSR3在回扫式变换器中的应用电路
图11STSR4在双端拓扑结构中的应用电路
INHIBIT当该脚输入高于非常低的一个门限电压时，OUTGATE2使能。在正向变换器应用中，迫使OUTGATE2的接通时间减至最小。
32STSR3
STSR3是为驱动在回扫式拓扑中的一个SR而专门设计的控制IC，其引脚名称(符号)及应用电路如图10所示。STSR3与STSR2比较，主要区别是STSR3仅有一个大电流栅极驱动输入(OUTGATE)。
33STSR4
STSR4是指定用于驱动推挽、半桥或全桥式双端输出拓扑结构中SR的控制IC。该器件的典型应用电路如图11所示。STSR4含有两个大电流N沟道MOSFETs驱动器输出，同时有两个时钟输入(CLOCK1和CLOCK2)，分别接收来自隔离变压器次级绕组上的时钟信号。
STSR2、STSR3和STSR4在不同类型的隔离式拓扑结构应用中，都是从变压器的次级输出获得时钟信号，对作为SR使用的一只或两只MOSFETs产生恰当的栅极驱动信号，完全解决了在控制SR中易于出现的全部问题，有效地提高了系统稳定性和可靠性。
4结语
在隔离SMPS拓扑中，用于驱动SR的数字控制/驱动技术，相对于需要附加磁复位技术的所谓“自驱动同步整流”方法来说，具有许多优点。数字控制方法主PWM控制器在初级侧的SMPS隔离拓扑中，为利用直接来自于变压器次级输出的同步数据提供了便利。数字控制方法所提供的驱动信号数值，总是能与MOSFETs的栅极范围相一致，可使MOSFETs体二极管的导通时间尽可能短。通过采用一些附加技术，能允许变换器在DCM操作。采用数字方法，有效地解决了被认为与SR驱动信号产生有关的“跨越导通”和“贯通”等关键问题。
采用带有较少引脚的STSRx系列ICs，可使SR数字控制电路大为简化。对于ICs外部元件，其中包括SETANT脚外部用作设定预期时间的电阻，在精度和温度特性等方面没有严格的要求。STSRx系列ICs，对于来自变换器开关频率和占空比的突然变化，具有快速瞬态响应特性。
所有其它有关SR控制的技术，如模拟控制方法等都存在不少缺点。其控制电路中的很多元件，诸如电容器等，要求具有严格的容差和稳定性。而利用锁相环(PLL)技术，也需要大量元件，且同步器件带有较多的引脚。另外这种控制方法，对于开关频率和占空比的扰动，瞬态响应速度也相对比较慢。
STSRx系列ICs的推出，为SMPS隔离拓扑中同步整流器的控制与驱动，提供了有效的手段和便利。
下载文档
