高速AD转换器的生存指南,第三部分
扫描二维码
随时随地手机看文章
在模拟数字转换器(ADC)空间,目前主要有三种类型的数字输出使用的ADC制造商。如本文之前部分所述,这三种输出是互补金属氧化物半导体(CMOS)、低压差动信令(LVDS)和电流模式逻辑(CML)。
根据采样率、分辨率、输出数据率和耗电要求,介绍并讨论了每种类型的设计,以及它们在ADC设计中的典型使用方式。在随后的文章中,将讨论这些接口的实现。
在选择和使用这三种不同的输出时,将介绍这三种输出的实际应用以及注意事项。还将介绍如何处理其中每一项产出的一般准则,并讨论每一项产出的优缺点。
基础
在使用数字接口时,无论数字输出类型如何,都有一些共同的规则和需要考虑的问题。首先,对于最好的终止,最好是在接收器上使用真正的电阻终止。在接收器上看到的反射可能会破坏系统中的定时预算。在处理CMOS和LVDS输出时,如果在系统中使用多个ADCS,则不使用来自一个ADC的DCO(数据时钟输出)。这可能导致时间错误和不适当的数据捕获在接收机。这在I/Q系统中尤为重要,因为在I/Q系统中,两个ADCS之间需要精确的时间。
即使在这种情况下,两个ADAC通常是在同一个包中,使用适当的DCO输出对于每个ADC也很重要。这确保了准确的定时关系可以保持。另一个需要记住的重要参数是数据格式.
重要的是要确保ADC和接收器是一致的数据格式(即。二的补或偏移二进制)。除了这些项目外,数据传输的速度也很重要。随着数据速率的增加,在接收机上适当获取数据的距离减小。这是由于互联和电缆带宽的限制,以及由此产生的符号间干扰等问题。这只是几个原因,为什么重要的是考虑互联作为输电线路。
重要的是要以这种方式处理互联,并了解输电线路的特点。随着数据速率的增加,以这种方式理解互联,它变得更加重要。必须注意确保正确的导体尺寸以及正确的间隔距离之间的信号和返回层。同样重要的是选择具有恒定介电性质的板材,以便在互联长度上尽可能少地波动跟踪特性。
理想的情况是,传输线路传播到无限远;然而,在实际实现中,这显然是不可能的。结果表明,皮肤效应、介质损失、辐射损失等都影响传输线路参数,降低信号质量。这就是为什么正确设计具有正确物理参数的输电线路,并确保发射机和接收机之间的匹配阻抗,是非常重要的。这样做可以节省能量,并获得尽可能大的信号传送到接收器。
你需要知道的是
在查看CMOS输出时,有几件事情需要考虑。首先,考虑逻辑级(~1V/NS)、输出负载(~10pf/门驱动)和充电电流(~10mA/输出)的典型开关速度。利用最小的电容负载来减小充电电流是很重要的.这是通过只驾驶一个门,最短的可能跟踪,而在可能的情况下,没有通道。此外,阻尼电阻可以用于最小化充电电流,如图1所示。
最小化这些水流是很重要的,因为它们可以很快地聚集起来。例如,四通道14位ADC可能有一个高达14x4x10mA的瞬态电流,这将是560mA!!串联阻尼电阻器将有助于抑制这种大的瞬态电流。这将有助于减少输出中的瞬态产生的噪音,从而有助于防止输出在ADC中产生额外的噪音和变形。
图1带阻尼电阻的CMOS输出驱动程序
阻尼电阻的时间常数和电容负载应小于输出数据速率周期的大约10%。例如,如果使用一个样本速率为80MSP的ADC,并在每个CMOS输出上的电容负载为10F,则时间常数应该大约为12.5NS的10%,即1.25NN。因此,阻尼电阻,R,可以设置为100欧姆,这个值很容易得到,并且符合时间常数的标准。
选择大于10%周期的R值会降低输出数据的沉降时间,干扰接收器的数据采集。ADC输出的CMOS输出上的电容负载应限于单一的门负载,在任何情况下都不能直接连接到噪声数据总线。要连接到数据总线,应该使用一个中间缓冲寄存器来最大限度地减少来自ADC的CMOS输出的负载。
随着数据速率的增加,CMOS输出,瞬态电流也增加,并导致更高的功率消耗。图2说明了双14位ADC的CMOS、LVDS和CML输出的不同耗电需求。在大约150-200MSP和14位分辨率,CML输出驱动器开始变得更有效率的电力消耗。与CMOS输出不同,CML和LVDS输出的运行方式使它们的功率消耗保持相对恒定。随着数据速率的增加,CMOS输出的耗电几乎是线性的.由于需要更多的CMOS输出引脚来支持相同的ADC分辨率,因而增加了耗电量。
LVDS和CML驱动程序不受这些相同的限制。CML的优点是,由于数据的序列化,与LVDS和CMOS驱动程序相比,每个给定的分辨率所需要的输出对数目较少。为Jesd204B接口指定的CML驱动器具有额外的优势,因为该规范要求随着样品速率的增加和输出线速率的上升而降低峰值到峰值的电压水平。
图2CMOS、LVDS和CML功率消耗比较
低浓度和低浓度
与CMOS相比,LVDS提供了一些很好的优势。除了较高样本速率转换器的耗电量较低外,还有较高的支持数据速率、较高的抗噪音性和较佳的驱动距离等好处。当使用诸如CMOS等单端信号时,由于CMOS输出输出产生的大量瞬态电流所引起的地面反弹,印刷电路板中的噪声较高。
这种噪声耦合到ADC时钟和模拟输入的可能性更大,这可能导致降低信噪比和sfdr性能。LVDS和CML采用的是差动信号,它不能消除CMOS中出现的大的地面反弹,但至少可以大大降低效果。通过使用差动信令,系统固有地排斥了常见的模式噪声,这可能会导致降低信噪比和SFDR性能。
由于LVDS和CML信号的平衡性,相声最小化。由于信号的低电压和微分特性,电磁干扰(EMI)也降低了。
增加可用带宽、改善动态范围和降低系统噪声的愿望推动了转换器设计,以更高的采样率和更高的分辨率。因此,需要利用一个更快和更有效的数据接口。JELD204是利用CML技术为其物理接口而引入的。该标准最初要求产出率达到3.125千兆比特/秒。这个数据速率超出了CMOS和LVDS的能力。
最新修订版JES204B概述了输出数据率高达12.5Gbps的转换器类别。这使得CMOS和LVDS接口的数据速率完全无法达到。然而,即使拥有所有的优点,在处理微分信号时也要记住一些东西。