高速设计中的信号完整性和电源完整性

信号完整性 (SI) 和电源完整性 (PI) 是两个不同但相关的分析领域，涉及数字电路的正常运行。在信号完整性方面，主要关注的是确保传输的 1 在接收器处看起来像 1(0 也一样)。在电源完整性方面，主要关注的是确保为驱动器和接收器提供足够的电流来发送和接收 1 和 0。因此，电源完整性可以被视为信号完整性的一个子集。实际上，它们都是与数字电路的正确模拟操作有关的分析。

分析的必要性

如果计算资源是无限的，这些不同类型的分析可能不存在。整个电路将被立即分析，并且电路某一部分的问题将被识别并消除。但除了受到实际可以模拟的现实的束缚之外，进行不同分析领域的优点在于可以分组解决特定问题，而不会落入“任何可能出错的事情”的范畴。

例如，在信号完整性方面，重点是从发射器到接收器的链路。可以仅为发射器和接收器以及介于两者之间的所有物体创建模型。这使得模拟信号完整性变得相当简单。另一方面，电源完整性的模拟可能会稍微困难一些，因为“边界”定义不太明确，并且确实对信号完整性领域中的项目有一定的依赖性。

信号完整性的目标是消除信号质量、串扰和时序问题。所有这些类型的分析都需要相同类型的模型。其中包括驱动器和接收器、芯片封装和板互连的模型，板互连由迹线以及通孔、分立器件和/或连接器组成。驱动器和接收器模型包括有关缓冲器阻抗、边沿速率和电压摆幅的信息。通常，IBIS 或 SPICE 模型被用作缓冲模型。这些模型与互连模型一起使用来运行仿真，以确定接收器处的信号是什么样子。

互连主要由电路板走线组成，其行为类似于传输线。此类传输线或 T 线具有特性阻抗、延迟和损耗。它们的特性决定了连接的驱动器和接收器如何相互交互。互连的电磁特性必须使用某种类型的场求解器来求解，该场求解器根据可与信号完整性模拟器一起使用的电路元件或 S 参数模型来表征它们。大多数迹线可以建模为均匀的二维横截面。该横截面足以计算走线的特性阻抗。该阻抗将影响信号线上接收器处的波形形状。最基本的信号完整性分析涉及设置电路板叠层，包括适当的介电层厚度，并找到正确的迹线宽度以实现迹线的特定目标阻抗。

与过孔相比，走线的建模相对容易。对更快的信号进行信号完整性分析时，正确的过孔建模变得非常重要。多 GHz 范围内的信号通常需要 3D 场解算器的模型来进行适当的表征。幸运的是，这些信号往往是差分的，这使得它们的影响相对局部化。通过过孔的快速单端信号与配电网络 (PDN) 的相互作用非常强烈。来自这些过孔的返回电流穿过附近的缝合过孔、缝合电容器和/或平面对，这些组件与构成 PDN 的组件相同，需要建模以进行电源完整性分析。

在电源完整性分析中，高频能量通过传输平面分布。这立即使分析变得比基本信号完整性更加复杂，因为能量沿 x 和 y 方向移动，而不是沿着传输线仅沿一个方向移动。

在 DC 下，建模相对简单，因为需要计算走线、平面形状和过孔的串联电阻。但对于高频，分析 PDN 上各个位置的电源和地之间的阻抗需要复杂的计算。阻抗将根据电路板位置而变化——电容器的放置位置、安装方式以及电容器的类型和值。

高频行为(例如安装电感和平面扩展电感)需要包含在建模中，以便为去耦分析生成准确的结果。去耦分析有一种简单版本，通常称为集总分析，其中 PDN 的阻抗就像一个节点一样进行计算。这通常是一种良好、快速的首次分析，以确保有足够的电容器并且它们的值正确。然后，运行分布式去耦分析可确保电路板上各个位置满足 PDN 的所有阻抗需求。

信号完整性仿真

信号完整性仿真重点关注高速信号传输的三个主要问题：信号质量、串扰和时序。对于信号质量，目标是获得具有清晰边缘的信号，没有过度的过冲，也没有回铃。通常这些问题可以通过添加某种类型的终端来匹配驱动器与传输线的阻抗来解决。对于多点总线，匹配阻抗并不总是可能的，因此需要结合拓扑上的端接和长度变化来控制反射，以免它们对信号质量和时序产生不利影响。

可以运行这些相同的模拟来确定信号穿过电路板时的飞行时间。电路板时序是系统时序的重要组成部分，并受到线路长度、线路穿过电路板时的传播速度以及接收器处波形形状的影响。由于波形的形状决定了接收信号何时跨越逻辑阈值，因此它对于计时至关重要。这些模拟通常会改变走线的长度限制。

通常运行的另一种信号完整性模拟是串扰。这涉及多条彼此耦合的传输线。随着迹线被封装到密集的电路板设计中，了解它们相互耦合的能量对于消除串扰引起的错误至关重要。这些模拟将推动走线之间的最小间距要求。

电源完整性仿真 在电源完整性分析中，仿真的主要类型是直流压降分析、去耦分析和噪声分析。直流压降分析涉及对 PCB 上复杂的迹线和平面形状进行分析，以确定由于铜的电阻而损失了多少电压。此外，还可以使用直流压降分析来识别高电流密度区域。这些实际上可以与热模拟器共同模拟以查看加热效果。幸运的是，直流压降问题的解决方案很简单：添加更多金属。该附加金属可以采用更宽和/或更厚的迹线和平面形状、附加平面或附加通孔的形式。

上面简要讨论了去耦分析，其目的是确定并最小化电路板上各个 IC 位置处的电源和接地之间的阻抗。去耦分析通常会导致 PDN 中使用的电容器的值、类型和数量发生变化。因此，它需要包含寄生电感和电阻的电容器模型。它还可以推动电容器安装方式的改变和/或电路板叠层的改变，以满足低阻抗要求。

噪声分析的类型可能有所不同。它们可能包括 IC 电源引脚在电路板周围传播的噪声，并由去耦电容器控制。它可以研究噪声如何从一个过孔耦合到另一个过孔。它可以分析同时开关噪声。在许多情况下，这种噪声是由信号切换(从 1 到 0 和 0 到 1)引起的，因此它与信号完整性密切相关。然而，在所有情况下，这些电源完整性分析的最终目标是推动 PDN 的更改：电源/接地平面对、走线、电容器和过孔。

信号完整性

PDN 不仅充当向 IC 传送电流的方式，而且还充当信号的返回电流路径。信号和电源完整性之间的大量交叉发生在过孔处。对于通过过孔的单端信号，PDN 充当该信号的返回电流路径。附近的过孔或电容器为返回电流提供了从一个平面移动到下一个平面的路径。因此，PDN 实际上决定了单端通孔的阻抗和延迟特性，对于 DDR3 和 DDR4 等更快单端信号的精确建模至关重要。使用相同的 SI/PI 组合过孔模型，可以分析从一个过孔到下一个过孔的耦合，以及从信号通过过孔到 PDN 的耦合。

同样，PDN 对于最大限度地减少多个信号一起切换可能引起的噪声(通常称为 SSN(同时切换噪声))至关重要。如果 IC 电源引脚处的 PDN 阻抗太高，则当所有驱动器同时切换时，它们的切换电流将感应出可在信号本身上看到的电压。

通过利用去耦分析设计良好的低阻抗 PDN 可以消除这个问题。全面模拟此问题以查看对信号的影响需要能够同时执行信号完整性和电源完整性分析。驱动器的 SPICE 模型传统上用于执行此类分析，但较新的 IBIS 模型也具有适当的基础设施，可以在查看信号完整性时包含 PDN 的影响。

信号完整性和电源完整性的分析对于成功的高速数字设计至关重要。它们提供了有关需要进行哪些设计更改的宝贵见解。随着建模方法和计算能力的提高，能够同时模拟两种完整性将使人们能够清楚地了解电路的实际行为、设计中真正存在的裕度以及它们如何实现最佳性能。