优化有源钳位反激式设计的效率

[导读]随着电子设备对在更小的封装中进行更多处理的需求不断增长，当今任何电源的首要任务都是功率密度。最流行的隔离式电源拓扑是反激式，但传统反激式的漏电和开关损耗限制了开关频率并阻碍了实现小解决方案尺寸的能力。幸运的是，有新的方法可以优化反激式拓扑，以产生更高的效率，即使以更高的频率进行开关也是如此。

随着电子设备对在更小的封装中进行更多处理的需求不断增长，当今任何电源的首要任务都是功率密度。最流行的隔离式电源拓扑是反激式，但传统反激式的漏电和开关损耗限制了开关频率并阻碍了实现小解决方案尺寸的能力。幸运的是，有新的方法可以优化反激式拓扑，以产生更高的效率，即使以更高的频率进行开关也是如此。

限制传统反激式拓扑效率的关键组件之一是无源钳位。这是一个从开关节点到输入电压放置的电阻电容二极管 (RCD) 网络。其目的是耗散变压器漏感并减轻初级场效应晶体管 (FET) 上的电压应力。问题是所有泄漏能量都被浪费并产生损耗。

这种钳位方法的一个流行变体是有源钳位反激式(图 1)。它用有源 FET 和钳位电容器取代了无源 RCD 钳位。这种配置可以将泄漏能量存储在电容器中，并在开关周期的后期小心地将其传输到输出，从而提高效率。

图 1有源钳位反激式提高了隔离电源设计的效率。

使用有源钳位的另一个好处是，电流可以双向流过钳位 FET，从而实现初级 FET 的零电压开关 (ZVS)(图 1 中的 Q L)。

要了解 ZVS 的重要性，您必须首先分析 Q L中的开关损耗。公式 1 计算对开关节点(Q L的漏极)寄生电容进行放电时 Q L的导通损耗(占总开关损耗的大部分) ：

P LOSS_SW =1/2 × C sw_total × (V sw ) 2 × f sw (公式 1)

其中，C sw_total是开关节点导通时的总电容，V SW是开关节点导通时的电压，f SW是开关频率。

由于当 V SW接近于零时，导通开关损耗几乎被消除，因此可以在不增加开关损耗的情况下更快地进行开关。如果有源钳位反激式工作在过渡模式下，您可以使用 Q H(图 1 中的值)在变压器的初级绕组中建立一些负磁化电流，然后使用该电流对开关节点电容进行放电。

除了泄漏能量之外，钳位电容器还保存一些磁化能量。如图2所示，调整Q H的导通时间可以使负磁化电流(I m- )流动，并在Q L导通之前将开关节点放电至零。

图 2产生一些负磁化电流 (I m- ) 有助于实现零电压开关(黄色：V SW;蓝色：初级电流;绿色：次级电流)

I m-的量必须刚好足够大以实现 ZVS，而不是更多。公式 2 给出了 I m-的最小值：

I m- = – √ (C sw_total /L m ) × V in (公式 2)

过多的负电流将导致较高的磁芯损耗和较低的工作频率。精确控制负电流量需要专用控制器，例如 Texas Instruments UCC28780。

将节点电容 C sw_total限制为最小值也很重要。较高的开关节点电容需要更多的负电流，这会增加磁芯损耗。公式 3 显示了影响开关节点总电容的主要组件：

C sw_total = Coss_Q H + Coss_Q L + C Xfmer + C D_Boot + Coss反映 (公式 3)

其中 Coss_Q H是钳位 FET (Q H ’s) 的总输出电容，Coss_Q L是初级 FET (Q L )的输出电容，C Xfmer是变压器的寄生电容，CD_Boot是自举二极管的寄生电容， Coss Reflected是同步整流器 FET 的反射输出电容。

此设计中最关键的组件往往是两个初级 FET，因此在选择它们时必须仔细考虑。对于 ZVS，初级 FET (Q L )中的大部分损耗将是传导损耗。因此，R DS(on)成为关键规格，但请记住，随着 R DS(on)降低，其代价是 C oss增加，从而提高开关节点电容。在 Q L中追求超低导通电阻不会带来最佳设计。 50W 至 100W 有源钳位反激式设计的一个良好起点是选择R DS(on)范围为 150-350 mΩ 的Q L。

设计人员常犯的一个错误是为 Q L和 Q H选择相同的 FET 。 Q H中的均方根(RMS)电流低于Q L中的电流，因此Q H可以承受更高的导通电阻。图 3比较了使用优化 FET 与使用具有极低导通电阻的 Q L和 Q H相同 FET 的情况。如您所见，通过优化每个 FET，您可以以更低的成本获得更高的效率和更低的功耗。为了实现更高的效率需求，您可以使用氮化镓 FET 代替硅 FET 来进一步降低 C oss ，但这会增加成本。

图 3与在有源钳位设计中使用匹配 FET 相比，优化 FET 的价格仅为三分之一，但效率更高，功耗更低。

您可以通过一种称为二次谐振的技术来降低 Q H中的 RMS 电流，从而进一步提高效率。对于初级谐振，变压器的漏感在变压器退磁期间仅与钳位电容器谐振。如图4所示，次级谐振在输出端使用简单的电感电容滤波器，使漏感与添加的次级谐振电容器 (C sec_res ) 谐振，使得 C Clamp >> C sec_res /(初级与次级匝数比) 2 .

图 4附加电路与变压器的漏感产生次级谐振，以减少 Q H中的 RMS 电流。

图 5显示了具有初级谐振(左)和次级谐振(右)的相同电路。两者均采用相同的规格，清楚地显示次级谐振如何改变电流形状并降低初级 RMS 电流。使用次级谐振可以降低变压器初级绕组和 Q H中的传导损耗。在输入电压较低且初级电流最高时，效率提升最大。在许多情况下，实施二次谐振可以在 90 V AC下将效率提高 1% 。