英特尔量子芯片如何能够重新转换基于硅的计算

在过去十年中,发展量子计算机的努力发生了爆炸性的爆炸,这种计算机可以通过指数式地加速某些计算领域,使物理、医学、生物、人工智能和密码学领域发生革命性变化。利用先进的量子计算机原型作为概念的证明,研究人员已经证明了"量子至上论",在几秒钟内计算出最快的经典超级计算机需要几千年才能完成。

虽然这种演示无疑标志着技术上的一个里程碑,但以难以想象的速度完成的任务并不一定是量子计算机短期商业化的前奏。为了确保量子技术在未来10年中的持续发展,量子计算硬件需要材料和制造工艺的进步,其路径类似于无休止的晶体管技术,这种技术使古典计算得以发展。

换句话说,与其专注于量子至上论,不如展示"量子实用性"--一种更现实的量子技术从实验室到商业可用性的转变。

本文探讨英特尔是如何在马里兰大学物理科学实验室等工业和学术合作伙伴的帮助下采用这种务实的方法的。

量子计算机如何工作

一种传统的数字计算机编码二进制信息的比特可以是两个状态中的一个:0和1;因此,一个四位计算机寄存器可以容纳两个状态中的任何一个。 4 或者16个可能的数字。量子计算机处理存在于 叠加 由0和1值组成;因此,例如,一个4比特计算机寄存器可以同时处理16个不同的数字。

英特尔量子实验室主任吉姆·克拉克告诉《欧洲电子时报》杂志说，叠加的概念很容易被可视化。当我们抛下一枚硬币，等待它落地时，我们期望结果是具有相似概率的头(状态1)或尾(状态2)。现在假设我们传递了一个旋转力来使硬币在一个表面上旋转。只要硬币在旋转，它就处于头和尾的叠加状态。只有当硬币停止旋转时，硬币才会返回这两种状态中的一种。这个类比仅限于此为止，因为量子计算机处理的物体不是宏观的，而是属于原子或粒子的领域。

量子计算机能够并行地操作更多的值,这使得它比数字计算机强大得多。例如,量子计算机处理 只 30比特可与能够运行10万亿(10×10)的数字计算机相比。 12 )每秒浮点运算。为了解决实际问题,需要数百万个甚至数十亿个量子位,这一目标可以通过充分利用成熟的硅芯片制造业的好处来实现,英特尔就是这样做的。

纠缠 使两个或多个量子位变得紧密相关的量子属性,使一个量子位的状态不能独立于其伙伴的状态来描述。这种相互依存性允许纠缠的量子位位之间即时的信息共享,这反过来又允许专用的算法实现更快和更有效的解决问题。纠缠编码信息的方式是现代密码学的基础。可建立更安全的传输网络,以避免 偷听 ,因为一个量子态不能被未经授权的当事方复制,除非发送者和接收者承认它。

干涉 当两个或多个量子态结合起来创造一个新的态时,就会产生具有建设性或破坏性的结果。建设性干扰增加了获得正确输出的可能性,破坏性干扰减少了错误结果的可能性。因此,量子计算机可以快速地探索潜在的解决方案,与经典计算机相比,它在正确答案上的收敛速度要快得多。

量子硬件的物理实现

由不同材料制成的几种设备可能是构建量子硬件的候选设备。以下是一些流行的技术:

· 超导量子位 在极低的温度下操作。他们是基于超导电路,携带电流零电阻和嵌入非线性LC谐振腔(约瑟夫森结)。

· 束缚离子。 量子位可以通过利用电磁场或激光捕获离子,并利用离子的内部能量水平作为量子位态来创造。

· 硅旋转量子位 .与传统的计算机芯片相似,硅旋转量子位由于其可伸缩性和与现有的半导体技术和制造业的本地兼容性,因此很有前途。

· 钻石彩色中心 是作为稳定量子位的钻石晶体中的特殊缺陷。氮空缺(NV)中心是一个例子,它是一个与空晶格站点相邻的替代氮原子。

· 拓扑保护 配额位 以奇异的亚原子粒子为代表,对某些类型的噪音和误差是坚固的 脱散 .在与环境发生不必要的相互作用后,非相干性可以被解释为量子比特微妙量子态的断裂。这种弹性取决于量子信息存储在系统拓扑属性中的事实(即:,全球范围),而不是单个粒子(当地)。

英特尔的硅旋转量子

英特尔击败竞争对手的策略主要集中在硅旋转量子位。半导体CMOS技术能够将数十亿个晶体管压缩到由300mm晶圆片制成的经典计算机芯片上,而英特尔也在打赌,同样的技术可以被复制来建立一个足以解决现实应用问题的量子计算机。这种方法是可行的,因为硅旋转量子位与半导体晶体管有许多相似之处,它们构成了微处理器的基本功能块。旋转量子位的小尺寸,大约100纳米的直径,使它们比其他量子位类型的密度更大,使更复杂的量子计算机能够在单个芯片上实现。英特尔采用的制造方法是利用极端紫外线光刻技术,这与今天计算机工业制造大容量芯片常用的设备相同。

要实现具有数百万个统一和一致的错误校正量子位的容错量子计算机,就需要高度可靠的制造工艺,而这些工艺只能在成熟的晶圆生产场地上运行。英特尔指出,它运送约800万亿的晶圆(800x10) 15 )晶体管。按这个速度,到2025年,这个值将超过地球上所有人类的细胞总数。

硅旋转量子位的优点

大多数经典计算机芯片中的晶体管有三个终端:门(G)、源(S)和漏(D)。在G上应用控制电压后,就会产生一个电子通道,使电流能够在D和S之间流动,就像开关一样。旋转量子位具有类似的晶体管结构,但具有多个闸门。 障碍物 在一个小岛上,盖茨用来中断通道并限制电子。 量子点 .通过正确控制施加于另一种闸门的电压,被称为 跳槽者 门,可以将量子点上的电子扫走,直到只剩下一个电子。它的固有角动量(或旋转,量子数之一) 孤独的 然后可以用电子作为一个量子位。

在经典物理学中,带电荷的旋转物体产生磁场.同样,电子由于其旋转而显示出磁性质,尽管这与物理旋转并不直接对应。电子旋转是量子化的,只能假设两个值:向上方向的半和相反方向的----。两个值中的一个值,可以通过 塞曼影响并表示硅旋转量子位的两个量子态。而且,通过仔细控制这个电子,这两个状态可以放在一个叠加的配置。英特尔的克拉克说:"如果我们有一个单电子晶体管链,我们就能控制电子之间的相互作用和它们的波函数重叠,从而使两个电子相互纠缠。"这些是构建量子计算机的基本元素。

量子比特的内在脆弱性仍然是一个问题,因为量子比特在对热变化、噪音或振动的反应中损失信息的毫秒。为了消除这种不便,英特尔的科学家们把量子阵列放进了 稀释冰箱 使用氦同位素 3 他和 4 他把这些设备冷却到米利克尔文范围--比外太空冷250倍。具有复杂电线和电缆的低温控制电路确保了信号进出冰箱。

英特尔说,通过充分利用晶体管和硅旋转量子位之间的相似性,它可以使后者非常小--比超导或带离子的量子位小一百万倍--并将数百万甚至数十亿装在目前微处理器大小的芯片上。还可以使用世界各地主要晶体管制造设施的相同基础设施和设备,并进行必要的工艺控制,以确保各个量子位相互匹配。

英特尔的研究量子芯片

在俄勒冈州希尔斯伯罗的D1制造厂里用300毫米的晶圆片制造的12夸比特硅芯片标志着下一步要建立一个完整的商业量子计算系统,量子研究和学术界可以利用,因为它缺乏大容量的制造机械。克拉克说,通过访问英特尔的量子软件开发工具包,访问隧道瀑布是实现量子计算研究民主化的切实努力。

同时,利用先进的CMOS制造线,英特尔可以使用创新的工艺控制技术,以更好的产量和性能。例如,英特尔声称隧道下降12比特的设备到达了  晶圆率95% 电压均匀度与CMOS逻辑过程相似,每个晶圆提供了24,000多个量子点器件。每个12位芯片都可以形成4到12个量子位,它们可以隔离并同时用于操作,这取决于研究实验室如何操作其系统。

湿法测试和单电子控制

探测和测试晶圆片上的每个量子模具是一项巨大的努力,因为旋转量子比特设备必须沉浸在一个受控制的低温环境中。据最近的报告英特尔研究人员在《自然》杂志上公布了一个300毫米的低温探测程序,用于收集整个晶圆片上的高容量数据,从而产生无与伦比的均匀性、准确度和旋转量子位的测量统计数据--这些都是持续规模化和生产的先决条件。

在量子比特处理的上下文中,保真参数量化了实际量子比特的最终量子态的偏差--这些偏差容易发生解码--与理想情况。英特尔的研究人员发现,CMOS技术中的量子点单电子器件达到了99.9%的保真度。此外,在沃夫低温测试工具的好处,通过允许更多的扩展自动测量跨晶圆。英特尔表示,测试能力的进步也将使设计人员能够安排更多层,以制造更多的量子位数据的二维阵列。

低温探测器可以在大约两小时内装载和冷却晶圆片,温度为1K(以安全地保存晶圆片),电子温度接近1.6K。此后,成千上万的旋转量子位阵列和测试模式可用于测量。测试模式是设计用来模拟完整设备的子组件的微小结构,有助于识别和纠正制造流程的具体过程步骤中的缺陷。

利用大体积晶体管的制造方法,将量子点与平面结构结合起来,获得了更高的收益率。在优化的设备版本中,两层集成为被动门--一个用于控制电荷积累,另一个用于筛选/电荷消耗。然后,通过高双电常数(高K)复合堆栈将闸门电极从异质结构中分离出来,而相邻闸门的隔离则通过 空间器 一堆堆。异质结构(具有不同性质的分层材料)的创造使研究人员能够操纵和微调量子点中的能量水平。

主机材料是硅/硅 0.7 通用电气公司 0.3 生长在300毫米硅片上的异质结构。选择这种结构是为了利用硅中电子旋转的持久相干性及其对几个量子位编码的适用性。

与CMOS逻辑过程中的情况一样,增加量子处理器的规模需要增加量子比特的产量。为了评估这种特殊流的产量,英特尔的研究人员在一个晶圆片上测试了12量子点的设备。他们计算了诸如欧姆触点、闸门、量子点和全12QD器件等单个元件的产率。该测试方法的结果指导了设计人员优化CMOS流程,使其具有低的流程可变性和高的产量,与预期的尖端技术节点兼容。

低温检测具有高容量能力,将继续提高工艺质量,以减少变异和混乱,并使性能筛查更加有效。混乱与环境中的随机杂质有关,并引起电荷噪声引起的脱相干。

总体而言,这些结果为旋转量子比特设备的规模和可靠性设定了一个基准,目的是在未来准备更大更复杂的阵列。