低压CMOS满幅度恒定增益运算放大器设计
扫描二维码
随时随地手机看文章
随着便携式消费电子需求的日益增长,低压、低功耗设计已经成为集成电路设计的研究热点之一。趋势表明[1],电压的降低给模拟电路设计带来很大挑战。就低压运放设计而言,一般传统采用互补差分对输入级以实现满幅度输入范围,然而,当电源电压低于Vt.NMOS+|Vt.PMOS|+VDS,PMOS-|VDS,PMOS|时,差分对会出现截止区,导致最小电源电压要高于2个阈值电压与2个过饱和电压之和。0.35μm工艺下Vt,NMOS的典型值为0.52V,Vt,PMOS的典型值为-0.75V,则传统结构的最小工作电压只能在1.4V左右。为了避免采用复杂工艺实现电源电压低于1V的运算放大器而增加产品成本。见文献[2-4]的电路结构采用共模电平偏移的电路结构,箝位共模电平,在标准CMOS工艺下简单地实现了低电压运算放大器。
已有文献[2]采用PMOS差分对来实现电源电压为1V的运算放大器,但由于Vt,PMOS的典型值为-0.75V,使得前置反馈电路的工作电平范围为1-0.15V,几乎涵盖整个共模电平范围,运算放大器的稳定性降低,另外,该结构下的折叠式共源共栅结构也会受体效应的影响,影响增益的恒定性。本文采用NMOS差分对结构,还对前置反馈电平偏移电路进行相应的改进,使电源电压降为0.9V的同时,提高了增益的恒定性。
2 设计的基本思路
基于前置反馈的电平偏移电路的设计如图1,Vi+,Vi-的共模电平Vi,cm低于Vref时,通过反馈电路控制电流源获得适当的电流I,Vin+,Vin-的共模电平Vin,cm提升到Vref,同时电阻传递完整的差模信号,再由Vin+,Vin-连接NMOS差分对来实现整体电路,如图1所示。
3 运算放大器的具体实现
反馈电路的实现如图2所示,其反馈过程如下:Vi+,Vi-的共模电平Vi,cm降低时,Vin+,Vin-的共模电Vin,cm降低,此时IDM1减小,IDM11增大,Vx点的电位升高,IDM8增大,电阻的端电压增大,Vin,cm升高。若Vref过高,由于Ib的大小和电流镜工作电压的限制,Vin,cm不会上升到Vtel的电平。为了M5与M6,M7的漏源电压近似相等,引入M12增强电流镜的匹配。
下面对反馈环路的稳定性进行分析,运放A的开环增益为:
由式(5)可以看出,电路工作时,需要保持M8漏源电压较小,则宽长较大,在相同的漏源电流下,Gm8不可能很小。所以在电路设计时,运放A的跨导Gm1应该可能小,补偿电容C应该较大,同时在版图设计中应该注意减小寄生电容Cp,以增强反馈的稳定性。
采用NMOS差分对的低压运算放大器,结构如图3所示,其两级直流增益可以分别为:
Av1=gmt1[rot8//gmt6rot6+1]rot4] (6)
Av2=gmt9(rot9//rot10) (7)
其中,gmt1,gmt6,gmt9分别为MT1,MT6,MT9的跨导,rot4,rot6,rot9,rot10分别为对应MOS管的输出电阻。
4 模拟结果
在0.9V电源电压下,为使M3,M4工作在放大区,Vret可在0.62-1V之间取任意值,图4结果显示,在0-0.9V的共模电平范围内,当输入端共模电平Vi,cm<0.62V时,此时反馈电路使得M1,M2工作在放大区,内部共模电平Vin,cm保持0.62V恒定;Vi,cm>0.62V时,Vx电位降低,反馈电路停止工作,Vin,cm随Vi,cm增大而增大。
在10pF外接负载情况下,交流特性如图5所示。
|
本文基于标准CMOS工艺,设计了电源电压低至0.9V的运算放大器。模拟结果显示,在整个满幅度范围内,该运算放大器增益波动仅为0.01%,可用于低压低功耗的 SOC设计中。