当前位置:首页 > 模拟 > 模拟
[导读]本文提出了一种应用于SoC的高速高精度DAC的设计,并在深亚微米CMOS工艺下实现了IP硬核形式的设计。该设计在高速条件下具有良好的性能,且功耗与面积都较小,能够有效满足通信、测量、自动控制、多媒体等领域的SoC系统设计的应用需求。

1 引言

片上集成系统(SoC)是集成电路发展的重要方向。由于数字信号处理的诸多优点以及近年来数字集成电路性能的提高与成本的下降,数字电路在SoC系统中的地位越来越重要。由于人们总是需要将数字信号转换为现实世界中对应的物理量,因此数模转换器DAC)成为SoC系统中不可缺少的重要模块。随着数字信号处理速度的不断提高,SoC系统对高速DAC的需求也更加迫切。在通信、测量、自动控制、多媒体等诸多领域,高速DAC都有广泛的应用,并且其性能对系统的整体性能有重要的影响。高速DAC的设计,对于实现良好的高性能SoC系统的设计具有重要的意义。

本文选择了SoC芯片广泛使用的深亚微米CMOS工艺,实现了一个10位的高速DAC。该DAC可作为SoC设计中的IP硬核,在多种不同应用领域的系统设计中实现复用。[1]

2 高速DAC的设计

2.1 高速DAC的结构

高速高精度DAC设计普遍采用电流驱动型结构,以10位电流驱动型DAC为例,其结构如图1所示。



图1 10位电流驱动型DAC的结构图

在电流驱动型DAC中,如果在内部使用温度计码代替二进制码进行开关控制,可以大大提高DAC的线性度与无杂散动态范围(SFDR)性能。但对于10位或更高精度的电流驱动型DAC来说,如果使用全温度计码,译码电路的面积和功耗会太大。大多数高精度电流驱动型DAC选择分段编码结构,以兼顾提高DAC性能和控制译码电路规模的需求。[2]本文的DAC设计选择了7+3的分段编码结构,即输入信号的高7位转换为温度计码,低3位直接使用二进制码。

2.2 高速译码器的设计

当DAC速度越来越快时,温度计码译码器的速度往往成为DAC速度的瓶颈。使用传统的数字电路设计方法虽然有利于简化译码电路,但难以实现高速译码,特别是当译码器位数较多时就更是如此[3]。为了有效的进行高速译码器的设计,本文将译码器与延时器组成一个统一的同步电路,按照同步电路的设计原则,使用自动综合与布局布线工具,完成高速译码器与延时器的设计工作。

高速译码器与延时器的电路结构如图2所示,图中标有‘D’的方框表示时钟边沿触发的D触发器。从图2中可以看到,7位温度计码译码电路和3位二进制码延时单元均被放置在D触发器之间,从而所有的输入-输出路径均可明确写出时序约束,这就为自动综合工具的使用创造了必要条件。本设计中高速译码器与延时器的具体设计流程为:首先使用Verilog HDL语言编写RTL级代码;然后编写时序约束文件,使用Design Compiler工具完成译码器与延时器电路的自动综合,得到门级网单,并进行门级后仿真;接下来使用Silicon Ensemble工具完成标准单元的自动布局布线,并在布局布线过程中使用Pearl软件进行静态时序分析;最后使用Calibre软件对最终版图进行DRC和LVS检查,验证版图的正确性。通过以上设计方法,实现了最高译码速度达到300MHz的7位译码器。



图2 高速译码器与延时器的电路结构

2.3 开关单元的设计

开关单元的设计对DAC在高速情况下的性能有重要的影响。对于一个高速DAC设计来说,不仅要求DAC能够达到很高的转换速度,而且要求DAC在高转换速度下能够实现良好的性能,因此开关单元的设计在高速DAC设计中占据着重要的地位。



图3 电流源单元与开关单元的电路图

本文的DAC设计采用的开关单元如图3所示。开关单元主要包括同步锁存器和电流开关两部分。其中同步锁存器的主要功能是使DAC中各个开关单元中的电流开关的切换都与时钟同步,从而尽量减小由延时误差产生的输出杂散。此外,通过调节其中ML3、ML4与ML5、ML6的尺寸比,同步锁存器还能实现调节开关控制信号(一对差分信号)的交叉点电位,保证不会出现一对开关同时关断的情况,从而减小由此产生的输出毛刺[4]。本文的同步锁存器将时钟控制的MOS开关ML1、ML2管串接在ML3-ML6之前,从而降低了同步锁存器对电源电压的要求,有利于电路在深亚微米CMOS工艺下的实现。

开关单元中的电流开关由MSW1-MSW4组成。与常用的电流开关相比,加入MSW3和MSW4能够起到两方面的作用:一方面它们减小了数字控制信号通过MSW1、MSW2的Cgd直接馈通到输出端的毛刺电压,另一方面它们减小了输出电压变化对电流源内部节点电压的影响作用,从而从两方面提高了DAC在高速条件下的SFDR性能。

2.4 电流源单元的设计

本文的电流源单元采用了共源共栅电流源电路,如图3中所示。共源共栅电流源能够实现很高的输出阻抗,不仅有利于提高DAC静态工作时的线性度,而且对提高SFDR也有作用。电流源单元的尺寸设计对DAC各项性能都有重要的影响。在图3所示电路中,MCS1管应具有足够的面积,使电流源单元之间的匹配精度能够保证10位DAC线性度的要求。本文使用Monte Carlo方法对电流源进行建模,计算出如果要使10位DAC的良率(INL和DNL均小于0.5LSB的百分比)大于99%,则电流源单元之间的失配必须满足:

                               (1)

根据式(1)和MOS管失配特性公式(2)[5]

                          (2)

就可以计算MCS1管的最小尺寸。式(2)中与
均与MCS1管的面积成反比,并根据芯片制造商提供的具体工艺数据进行计算。

3 仿真结果

本文的DAC设计在SMIC 0.18μm CMOS工艺下实现,使用Cadence的Spectre软件进行仿真。仿真结果表明,该DAC的最高采样率可达到300MS/s(所有corner最坏情况)。在200MS/s采样率、20.8MHz输入信号条件下(1.8V电源电压、TT corner),DAC的输出信号的频谱如图4所示。从图中可以看到,此时DAC的SFDR可以达到66.27dB,这一数值也接近所有corner下SFDR的平均结果。在SS corner下DAC的SFDR最低,但也超过了60dB。

Monte Carlo仿真表明,该DAC的INL和DNL均小于0.5LSB的百分比大于99%。该DAC的电源电压为1.8V,最大输出电压为1.5Vpp(差分),在采样率为200MS/s时功耗仅为22.7mW,IP硬核的面积约为0.55mm2。



图4 200MS/s采样率、20.8MHz输入信号下DAC的输出频谱(TT corner)

4 结论

本文提出了一种应用于SoC的高速高精度DAC的设计,并在深亚微米CMOS工艺下实现了IP硬核形式的设计。该设计在高速条件下具有良好的性能,且功耗与面积都较小,能够有效满足通信、测量、自动控制、多媒体等领域的SoC系统设计的应用需求。

本文作者创新点:

通过采用同步电路设计原则以及自动综合与布局布线的设计方法,实现了高速的温度计码译码电路。通过改进开关单元以及合理设计共源共栅电流源的尺寸,保证了DAC良好的线性度以及在高速条件下的良好性能。
本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除。
换一批
延伸阅读

9月2日消息,不造车的华为或将催生出更大的独角兽公司,随着阿维塔和赛力斯的入局,华为引望愈发显得引人瞩目。

关键字: 阿维塔 塞力斯 华为

加利福尼亚州圣克拉拉县2024年8月30日 /美通社/ -- 数字化转型技术解决方案公司Trianz今天宣布,该公司与Amazon Web Services (AWS)签订了...

关键字: AWS AN BSP 数字化

伦敦2024年8月29日 /美通社/ -- 英国汽车技术公司SODA.Auto推出其旗舰产品SODA V,这是全球首款涵盖汽车工程师从创意到认证的所有需求的工具,可用于创建软件定义汽车。 SODA V工具的开发耗时1.5...

关键字: 汽车 人工智能 智能驱动 BSP

北京2024年8月28日 /美通社/ -- 越来越多用户希望企业业务能7×24不间断运行,同时企业却面临越来越多业务中断的风险,如企业系统复杂性的增加,频繁的功能更新和发布等。如何确保业务连续性,提升韧性,成...

关键字: 亚马逊 解密 控制平面 BSP

8月30日消息,据媒体报道,腾讯和网易近期正在缩减他们对日本游戏市场的投资。

关键字: 腾讯 编码器 CPU

8月28日消息,今天上午,2024中国国际大数据产业博览会开幕式在贵阳举行,华为董事、质量流程IT总裁陶景文发表了演讲。

关键字: 华为 12nm EDA 半导体

8月28日消息,在2024中国国际大数据产业博览会上,华为常务董事、华为云CEO张平安发表演讲称,数字世界的话语权最终是由生态的繁荣决定的。

关键字: 华为 12nm 手机 卫星通信

要点: 有效应对环境变化,经营业绩稳中有升 落实提质增效举措,毛利润率延续升势 战略布局成效显著,战新业务引领增长 以科技创新为引领,提升企业核心竞争力 坚持高质量发展策略,塑强核心竞争优势...

关键字: 通信 BSP 电信运营商 数字经济

北京2024年8月27日 /美通社/ -- 8月21日,由中央广播电视总台与中国电影电视技术学会联合牵头组建的NVI技术创新联盟在BIRTV2024超高清全产业链发展研讨会上宣布正式成立。 活动现场 NVI技术创新联...

关键字: VI 传输协议 音频 BSP

北京2024年8月27日 /美通社/ -- 在8月23日举办的2024年长三角生态绿色一体化发展示范区联合招商会上,软通动力信息技术(集团)股份有限公司(以下简称"软通动力")与长三角投资(上海)有限...

关键字: BSP 信息技术
关闭
关闭