关于模拟数据采集的设计权衡的分析与研究

模拟采集部分是所有数据采集系统的核心。微处理器、数字信号处理器、存储器、固件、软件驱动、操作系统和软件应用都可能构成一个系统的大脑，但它们实际上还是模拟电路。要针对某种应用建立一个有必要的速度、分辨率和精度的系统，需要寻找模拟数据转换器、运放、复用器和电压基准的正确组合。
     　
图 1 是模数转换器（ADC）中通过基本模拟信号的路径。每个数据采集系统都要使用这种基本配置的某种形式。为每个元件所做的选择会影响到对其他元件的选择。

　　
模拟信号路径开始于输入连接器。多数数据采集系统会在模拟电路前采用某种形式的电路保护。例如保险丝或箝位二极管等元件可以限制进入系统的电压或电流，以保护元器件不会损坏。
　　
数据采集系统很少采用单一的测量通道。数字万用表（DMM）一般只有一个通道，但可以用继电器与 DMM 结合来增加通道数。数据采集系统（无论是插件板、USB 模块或独立系统）每个通道都可能有一个专用的 ADC，或只有一个 ADC，由复用器（mux）连接到多个通道。每个通道都有专用 ADC 使系统的所有通道可以同时采样。
　　
在复用器之后（如果系统使用的话），可编程增益放大器（PGA）对来自传感器或其他信号源的输入电压进行放大或衰减，使之最佳地适配 ADC 的输入电压范围。有些系统可能采用第二只运放，它为输入信号增加了一个 DC 偏置电压。偏置电压用于使信号偏移，使之定位于 ADC 输入范围的中心。因此，ADC 输入电压范围就是选择 PGA 的主要因素。
　　
也可以使用附加的箝位电路来保护 ADC。在 ADC 之前，大多数系统设计者都增会加一个低通抗混叠滤波器。这个滤波器用于限制信号路径的带宽，在 ADC 进行信号数字化以前尽可能减少混叠的最后机会。
　　
要成功地数字化模拟信号，ADC 需要一个基准电压 Vref。有些 ADC 带有内部基准，而其他则采用外接基准源。
Keithley Instruments 公司的高级总工
程师 Kevin Cawley 说：“我们偏向于外接电压基准。我们认为，外接电压基准要比内置的更稳定。”
　　
United Electronic Industries（UEI）的工程经理 Alex Ivchenko 进一步说：“如果你用外接基准，就可以通过控制 ADC 基准电压来调节输入路径的增益。如果输入电压太高，就需要提供一个更高的 Vref。”
　　
ADC 的数字输出可以是串行方式，也可以是并行方式。串行总线能提供更好的模拟性能，因为在一个给定时间内只有较少的线路需要改变，可以尽量减少在电源与地线上的反跳，并降低了总系统噪声。但是，对于相同的位数，串行接口运行的时钟频率高于并行总线，因此,必须小心地发送信号以减少噪声。
　　
ADC 的选择
　　
ADC 的选择涉及很多必须考虑的设计权衡。数据采集系统中的多数 ADC 都采用逐次逼近型（SAR）或 Σ-Δ架构。一般来说，SAR 器件的速度高于 Σ-Δ ADC，但 Σ-Δ 架构有更高的分辨率。如果需要高于 18 位的分辨率，就需要 Σ-Δ 转换器。
　　
ADC 的采样率与电源电压将决定可以使用的支持电路类型。以电源电压为例，今天的多数 ADC 采用 CMOS 工艺而不是双极工艺制造。CMOS 器件的功耗远低于双极器件，还可以采用较低的电源电压轨运行。双极器件可能需要 12V 或 15V 电压轨，而 CMOS 器件可以采用5V、4V、3.3V、2.5V 甚至 1.8V 的单极电源。

　　
尽管低电压能降低功耗，但它们也压缩了 ADC 的动态范围。ADC 运行在 12V 时，其动态范围是 0-4V 器件的六倍。因此，同样数量的噪声对 12V 系统的影响远小于一个 4V 系统。所以，必须使进入 ADC 的噪声低于 1 个最低有效位（LSB）。ADC 前的运放噪声级要与 1 LSB 动态范围相一致。这意味着24 位 ADC 的噪声要比 16 位ADC 更低。
　　
Cawley 称，为获得更好的动态范围，应该尽可能使高电平信号远离模拟通道。他指出，Keithley 的 DMM 在 10V 范围内可以提供最佳的精度，此时对进入的信号既不需要放大也无需衰减。
　　
设计者的工作
　　
由于高电压轨可提供更好的动态范围，很多工业数据采集系统的设计者要求自己的运放和数据转换器采用这类电压轨。于是，ADC 制造商开发出了工作在 16V 电压轨的 CMOS 数据转换器。Analog Devices 公司高级现场应用工程师 Chris Hyde 指出，这些器件可以处理高达 15V 的传感器输入。
　　
对低动态范围的其他补偿是尽可能早地对传感器信号进行数字化。UEI 的 Ivchenko 说：“高速 ADC 价格已经下降到了一个让过采样更有意义的点位。”

使用了过采样，就可以用数字滤波器降低噪声。过采样与滤波器越多，则噪声抑制能力越好，但系统会更慢。Ivchenko 指出，采用 22n 过采样及使用一个数字均化滤波器会提高噪声性能。下表列出了给定位数下需要多少过采样才能提高噪声性能的情形。
　　
对给定位数提高噪声性能需要的过采样值
　　
Ivchenko 在 ADC 后加了一个“砖墙式”（120 dB/倍频程）数字有限脉冲响应（FIR）滤波器，以降低噪声并提取出感兴趣的频谱。然后，他提取一部分数据或作一个移动平均，使采样速率能为应用所接受。

　　
低压 ADC 与运放要求有足够的供电电流，才能在数据转换期间保持信号稳定。Hyde 说：“设计者挑选的运放和电压基准经常没有足够的驱动能力。一个电压基准可能同时需要流出和流入电流。”一个 ADC 可能有一个动态输入阻抗，而且可能需要一个低阻抗信号源作充分的耦合，才能维持基准电压电平。
　　
National Instruments 的模拟设计工程师 Luis Orozco 称：“SAR 转换器需要一种很低的输出阻抗源来保持输入信号在转换期间不会变化。由于 SAR ADC 一般对其电源表现为高动态负载，我们要小心地旁路所有器件。”他指出，给一个 ADC 配用正确的运放非常重要。
　　
Orozco 说：“一个运放要具备实现特定 ADC 规格的性能，它消耗的电流要比 ADC 自身多数倍。”ADC 的基准输入与信号输入表现类似。低功耗器件（如电压基准）可能需要电容器或缓冲器，从而在 ADC 对基准采样时保持输出的稳定电平。
　　
Ivchenko 补充说：“不仅如此，还应采用低等效串联电阻（ESR）的旁路电容。可能的话尽量用 X7R 陶瓷电容，而不用钽电容。电容器必须有足够快的充放电速度，才能在转换期间为 ADC 提供足够的峰值电流。”高 ESR 会增加电容器的充放电时间。
　　
图 2 给出了提供充足电流的两种方法。在图 2a 中，一只电容器存储能量，当 ADC 需要更多电流来保持基准电压稳定时，电容为其供电。一般 22?F 的电容就够用了，但要查看ADC 数据手册来确认这一点。在图 2b 中，运放用于 ADC 电压基准的缓冲。运放给电压基准提供了高阻抗输入，同时其低阻抗输出能为 ADC 提供充足的电流。虽然运放方案更讲究，但它为 Vref 增加了一个偏置电压，这会增加系统噪声、功耗，而且成本也更高。
　　
差分输入
　　
为改善动态范围和噪声抑制能力，应在数据采集系统中采用差分输入。使用差分输入时（与单端输入相反），两根信号线上的任何信号都被共模抑制（CMR）放大器或 ADC 排除掉了。如果传感器输出是单端的，可使用一种单端-差分转换驱动电路（图 3）。数据采集系统可以设计为使用单端输入或差分输入。
　　
很多数据采集系统都用一个复用器来增加通道。复用器中的电阻与电容会影响信号的完整性。例如，来自复用器的电荷注入会将 DC 信号转变为 AC 信号。导通电阻（Ron）与寄生电容相结合，就形成了一个低通滤波器，它有一个 RC 时间常数。图 4 表示如果时间常数相对于采样时间过长将会发生的事情。

　　
这个系统错误可以很容易被测试。将一个复用数据采集系统中的两个相邻通道（如通道 0 和 1）连接到接近系统输入极限的 DC 电压上，如 +10V 和 -10V。接下来，在两个输入通道之间进行交替采样。开始对每个通道进行几次采样，并逐渐转为每通道一次采样，然后切换通道。
　　
如果时间常数快于采样速率，则应看到二分之一采样速率的一个方波。但如果时间常数过长，则所得到的是一个类似的三角波，因为通道之间有电荷注入。

　　
Analog Devices 公司的 Hyde 说：“Ron 应不大于几欧姆。数百欧的导通电阻对今天的多数数据采集应用而言太大了。”而 National Instruments 的 Orozco 主张，数百欧并不太大，因为上游运放有高输入阻抗。
　　
Hyde 还指出，复用器的导通电阻会根据系统输入信号的幅度而变化。如果将通道从一个电压轨变到另一个电压轨，就需要了解通道的 RC 时间常数。当 Ron 随电压变化时，通道电容会产生一个随频率变化的阻抗。这些阻抗与电容一起构成了一个可变的低通滤波器，并造成失真。
　　
Hyde 说：“通道必须落在 ADC 精度极限内，以防止电荷导致的错误。”新复用器的电容小于较老型号，他补充说。
　　
技术数据
　　
在设计数据采集系统时，当然要依赖于 ADC、运放和电压基准的数据手册。元器件制造商也会为自己的元件提供其他有价值的资源，如参考设计板（图 5）。通常情况下，可以购买一块参考设计板来评估元件，然后再将它们设计到自己的系统里。
　　
数据手册也提供了设计与布局信息，但 Keithley 的 Cawley 发现，数据手册上的信息和参考设计板可能不一致。在设计一个 500 k 采样/秒、18 位的数据采集系统时，Cawley 使用数据手册中的设计信息，不过发现 ADC 产生的噪声在 3 与 7 LSB 之间（5 ?V/LSB）。他说：“当我转用参考设计推荐的布局时，噪声跌到了 1 LSB 内。该参考设计在 QFP 器件下用了四层接地。用 9 个通孔连接接地层，但数据手册用了一根从 ADC 到一只旁路电容的走线，而没有用接地层。”
　　
模拟 IC 制造商为 ADC 的设计提供了丰富的技术信息，无需支付费用就可以找到应用说明、数据手册、在线研讨会、技术论文，以及仿真软件等。