一种基于电荷泵的CMOS图像传感器

0 引 言
    CMOS图像传感器(CIS)使用标准的CMOS工艺制造，与电荷耦合器件(CCD)相比，CMOS图像传感器具有低功耗、高集成度和功能灵活的特点，在便携式及其它特殊环境中有巨大的应用前景。近些年对CMOS图像传感器的研究中，动态范围(DR)一直是一个热点。CMOS图像传感器中的动态范围被定义为最大非饱和信号与无光照条件下的噪声标准差的比值。动态范围是图像传感器中非常重要的指标，对图像的质量有很大的影响，提高动态范围可以提高图像的对比度和分辨率。已经有多种方案被提出来提高动态范围：Chen Xu等在像素单元中使用PMOS作为重置(Reset)开关，并使用互补的源极跟随器将信号调整至轨对轨，但这个结构占用了许多像素中的面积，减小了感光面积百分比(Fill Factor)，同时PMOS管的载流子的低移动率，延长了充电时间，降低了传感器的帧率；S Yang等在中提出基于条件重置的多采样技术提高动态范围，但是这种方法在一次图像采集操作中需要多个充电周期和积分周期，同样降低了传感器的帧率；O Yadid-Pecht等在中提出了一种包含两列信号链的有源像素传感器，它可以同时读取两个图像，包括短积分时间和长积分时间，但是这种方法并不能有效地获取场景的明暗信息，同时很难扩展到同时采集多于两个图像。在此提出了基于电荷泵的CMOS图像传感器，使用一个简单的电荷泵抬高重置脉冲信号的幅值，使像素单元中的充电节点电压达到电源电压；同时调整源极跟随器的参数，拓展充电节点电压在积分周期摆动范围的下界，这两种方案可以有效地提高充电节点电压的摆幅，从而提高了传感器的动态范围。重置脉冲信号幅值的提高也减小了充电的时间常数，缩短了充电时间，从而可以提高图像采集的帧率。

1 像素单元部分的考虑
    像素阵列是CMOS图像传感器中最重要的组成部分，现在大多数像素单元使用有源像素单元结构，如图1所示。PD通常是N+／P-well形成的二极管，反向偏置PD，作为传感器中的感光元件。在充电周期，重置脉冲Vreset_p是高电平，M1导通，电源对PD充电；在积分周期，Vreset_p降为低电平，M1截止，由于入射光的照射，PD产生反向光电流，对PD进行放电；节点N的电压VN随之下降，VN下降的斜率与入射光的光强成正比。当积分周期结束时，行选信号Vrow_s产生一个脉冲导通M3，VN经源极跟随器输出至后处理电路。

    传感器中的动态范围可以表示为：

   
    式中：q为单位电荷量；Cload为充电节点电容；Nwell为最大井容量(Well Capacity)，表示为VN×Cload；ndark为无光照情况下像素的暗电流；Vnoise为像素噪声标准差，包括固定模式噪声(FPN)和1／f噪声。从式(1)可以看出，在Cload不变的情况下，VN在充电周期的最大值决定了Nwell，而VN在积分周期的最小值决定Ndark的最小值，因此VN的电压摆幅直接影响了传感器的动态范围。
    在传统的像素单元设计中，Vreset_p的幅值为电源电压Vdd，因此VN的摆动范围为：
   
    式(2)显示Vreset_p的幅值限制了VN的电压上界。如果提高Vreset_p的幅值，那么VN的电压上界也会随之上升，当Vreset_p≥Vdd+Vthn时，VN的值在充电后将达到最大值Vdd。因为需要将Vreset_p的幅值抬高超过电源电压至少Vthn，因此，在这里使用一个电荷泵电路抬高Vreset_p的幅值，这样就可以在充电周期使VN的电压达到Vdd。当Vreset_p的幅值超过Vdd+Vthn时，M1进入线性区，此时它的导通电阻为：

   
式中：Vg1为M1的栅极电压，即Vreset_p的幅值，它与Ron成反比，当Vg1提高很大时，Ron将大大减小。在充电电路中，充电时间常数τ=RonCload，随着Ron变小，时间常数也随之减小，因此当Vg1很大时，充电周期将大大缩短，从而提高了传感器的帧率。从式(2)可看出VN的下界由M2的栅源电压Vgs2和电流源的饱和电压VIds(sat)决定，当偏置电流Ibias不变时，Vlds(sat)的变化很小，可以不予考虑。如果可以减小Vgs2，就可以降低VN的电压下限。根据M2的栅源电压等式：

   
    可看出，增大M2的宽长比(W／L)：可以降低Vgs2。由于布局中使用工艺中的最小长度，MOS管的长度L不变，因此增大M2的宽度W可以降低Vgs2。从式(4)中也可以看到减小源极跟随器的偏置电流Ibiad同样可以降低Vgs2。根据像素单元中布局的实际情况适当地增大M2的宽度，同时根据二次采样电路中的负载情况适当地减小偏置电流，可以有效地降低Vgs2，从而降低VN的电压下界。

2 电荷泵部分的考虑
    为了产生一个高于电源电压的高电平，采用一个基本的电荷泵电路抬高电压，如图2(a)所示。

    这个电路使用了两个非重叠的、反相的时钟clk和clk～，幅值为电源电压Vdd两个NMOS器件M1和M2以交叉耦合的方式连接，交替导通，导通时分别拉动相应节点N1或N2至输入电压Vin_c。时钟脉冲交替加在电容C1和C2上，在NMOS截止的一边，相应电容的电压泵至Vdd+Vin_c，同时这一边的PMOS导通，输出这个电压至Vout_c。在一些时钟周期以后，节点N1和N2有反相的、幅值为Vdd+Vin_c的时钟脉冲，两个PMOS交替导通，使输出Vout_c一直为Vdd+Vin-c本文中，Vin_c设为Vdd由于NMOS的阈值电压的影响，Vout_c=2Vdd-Vthn。输出波形如图2(b)所示。电荷泵的输出Vout_c在经历最初的大约1μs的时间以后达到稳定，稳定值约为5．8 V。图中的小插图是输出电压稳定以后的纹波电压．它的摆幅约为30 mV。由于这个电压在充电周期加在像素单元中的重置开关的栅极上，导通重置开关使充电节点电压达到电源电压，因此当充电节点电压已经达到电源电压以后，栅极电压上的纹波不再影响充电节点电压，所以电荷泵输出端的电容C3不必做得很大，以减小纹波电压的摆幅。
    像素单元的重置脉冲信号Vreset_p由外围电路产生，它的幅值是电源电压Vdd，为使这个高电平升高为电荷泵的输出电压，需要一个电平转换电路，如图3(a)所示。Vreset_c是由外围电路产生的普通的重置脉冲信号，它经过两个反相器将幅值提高至Vout_c，两个反相器的电源电压由Vout_c代替。M5，D1和C1的使用是为了正确地控制M1。当Vreset_c是低电平时，M2截止，M5导通，电源电压对C1充电至VC由于D1的正向电压，VC=Vdd-Vdd，由于VC<Vout_c-Vthp，因此M1导通，VN=Vout_c；当Vreset_c是高电平时，M2导通，由于电容C1的电荷保持特性，此时VC=2Vdd-V1，这个电压超过Vout_c，M1截止，因此VN1降为低电压。这个时候因为D1的单向性，电容C1的电荷不经过M5回流，保持VC的不变。这样节点N1上产生了与Vreset_c反相的波形，再经过M3和M4组成的反相器的反相，输出Vreset_p与Vreset_c同相。但幅值已被提高。图3(b)是信号的波形示意图。

3 仿 真
    这里提出的电路使用TSMC的0．35 μm Mixed Mode模型库仿真，仿真结果符合设计要求。
    图4中显示的是对像素单元中的源极跟随器的仿真结果．由等式(4)可知，源极跟随器的栅源电压Vgs2与宽度W的方根成反比，如图4(a)所示，与偏置电流Ibins的方根成正比。同时调整源极跟随器的宽度和偏置电流可以降低充电节点电压的摆动范围下界。在本电路中，宽度由1．5 μm调整至3 μm，偏置电流有10 μA调整至5 μA，Vgs2可减小大约80 mV，有效地拓展了充电节点电压摆动范围下界。

    图5是对像素单元中充电节点电压VN的扫描结果，对于重置开关栅极电压Vg1的不同值，VN的瞬态响应表现出不同的特性。从图5中可以明显看出，随着Vg1的升高，VN的最终值也随之升高，同时VN达到最终值的时间也随之逐渐缩短。在传统的像素单元中，充电周期的Vg1是3．3 V，它可使VN的最终值达到2．546 V，VN达到2．5 V时需要大约4μs的时间；而当Vg1为5．8 v时，VN的最终值可以达到3．3 V，而它达到最终值只需时6．7 ns，可以将充电周期设为10 ns。在这种情况下，充电周期相比于传统像素的充电周期大大缩短，从而可以提高传感器的帧率。

4 结 语
    提出一种基于电荷泵电路的CMOS图像传感器，通过提高重置脉冲信号的幅值，以及调整源极跟随器的参数，可以有效地提高充电节点电压的摆幅。在充电周期提高重置开关的栅极电压也减小了充电时间常数，缩短了充电周期，从而提高了图像采集的帧率。仿真结果也验证了这种方案的可行性。