基于FPGA技术的模拟雷达信号实现

前言

    FPGA（现场可编程门阵列）是由掩膜可编程门阵列和PLD（可编程逻辑器件）演变而来的，并将二者的特性结合在一起，使FPGA既有掩膜可编程门阵列的高逻辑密度和通用性，又有PLD的可编程特性。FPAG技术的发展使得单个芯片上集成的逻辑门数越来越多，能实现的功能越来越复杂。它以编程方便、集成度高、速度快等特点受到电子设计人员的青睐。人们可以通过硬件编程的方法设计和开发ASIC（专用集成电路）芯片，极大地提高芯片的研制效率、降低开发费用。

     通过应用FPGA技术，较好地为“某型雷达告警设备”的配套检测仪器实现了模拟雷达信号发生器ASIC芯片的设计，该芯片能够提供“某型雷达告警设备”测试过程中所需的多种典型的重频脉冲及制导信号等，其中包括SA-6重频信号、SA-2重频脉冲及制导信号、SA-3重频脉冲及制导信号、雷达脉冲视频等。所设计的ASIC芯片的性能较为理想。

模拟雷达信号发生器的结构

模拟雷达信号发生器的结构如图1所示。可以看到，模拟雷达信号发生器由连续波雷达模拟信号CW开关、制导信号SA-2开关、制导信号SA-3开关、时钟脉冲产生器、输出1、输出2和产生模拟雷达信号的控制芯片组成。上述开关都是高电平有效，开关的消抖动电路放在控制芯片部分考虑。时钟脉冲产生器由外部的晶体振荡器产生一个频率稳定的1MHz时钟脉冲，用来满足信号脉冲宽度的要求。“CW开关”有效时，“输出2”输出连续波雷达达模拟信号；“SA-2开关” 有效时，“输出2”输出SA-2的重频脉冲，“频脉冲，“输出1”输出SA-2的指令信号组；“SA-3开关”有效时，“输出2”输出SA-3的重频脉冲，“输出1”输出SA-3的指令信号。

ASIC芯片的设计

1芯片主要性能指标

（1）产生连续波雷达模拟信号：重频3012Hz，脉宽1μs±0.1μs；

（2）产生制导信号SA-2重频脉冲：重频2463Hz，脉宽0.5μs±0.1μs；SA-2指令信号组：重频2463Hz，每秒132个单指令，44个指令组，指令脉宽1μs±0.1μs；

（3）产生制导信号SA-3重频脉冲：重频3497Hz，脉宽0.5μs±0.1μs；SA-3指令信号同SA-3重频脉冲等。

芯片的输出和输出信号定义如下：

输入信号：连续波雷达模拟信号输入；制导SA-2输入；制导SA-3输入；时钟脉冲输入等。

输出信号：输出1；输出2。

2芯片结构

该芯片分为10个子模块，如图2所示。各子模块的作用如下：

二分频电路

时钟脉冲输入CLK频率为1MHz，一方面为203分频及脉宽整形电路、143分频及脉宽整形电路提供1μs的方波，使二个脉宽整形电路产生0.5μs脉宽信号；另一方面CLK经二分频电路产生500kHz信号，提供给203分频及脉宽整形电路、143分频及脉宽整形电路、166分频及脉宽整形电路作为分频电路的输入信号，同时提供给消抖动电路及编码器、166分频及脉宽整形电路、18.5分频及脉宽整形电路用来产生1μs脉宽信号。

消抖动电路及编码器

消抖动电路能消除开关的（文内未见有提及机械开关，如电路开关应是上升、下降边沿抖动对输出的影响，它分别将开关的输入信号转变为1μs脉宽的输出信号。CW开关、SA-2开关、SA-3开关信号经编码后产生对应的码元00、01、10信号，控制选择器工作。

各分频及脉宽整形电路

5个分频电路按功能的要求产生各自的重频频率，再经脉宽整形电路产生出符号各信号脉冲宽度（1μs或0.5μs）的脉冲。如：203分频及脉宽整形电路产生2463Hz、0.5μs脉宽的信号；166分频及脉宽整形电路产生3012Hz、1μs脉宽的信号；143分频及脉宽整形电路产生3097Hz、 0.5μs脉宽的信号；18.5分频及脉宽整形电路产生132Hz、1μs脉宽的信号；3分频电路产生44Hz方波信号。

SA-2指令组形成电路

将2463Hz、132Hz与44Hz信号一起加到SA-2指令组成电路，产生一组脉冲序列，构成每秒132个单指令、44个指令组。在560μs内只有一个脉冲，称为单指令，有2个或更多脉冲，称为指令组。

选择器

依据编码器输送来的码元，选择器输出对应的工作状态。当码元为“00”时，“OUT2”输出连续波雷达模拟信号；码元为“01”时，“OUT2”输出SA -2的重频脉冲，“OUT1”输出SA-2的指令信号组；当码元为“10”时，“OUT2”输出SA-3的重频脉冲，“OUT1”输出SA-3的指令信号。

3控制芯片VHDL语言描述

由芯片的结构可以看出，6个分频器电路除了它们的分频系数不同外，VHDL（甚高速集成电路描述语言）的结构是类似的，稍加改变便可设计成各自独立的元件单元。脉宽整形电路可设计成标准的基本单元，以元件形成供4个脉宽整形电路和消抖动电路调用。SA-2指令组形成电路、编码器和选择器分别设计成独立的元件单元。将上述各单元按它们的信号关系连接起来，便构成了芯片构造体描述。该设计直接采用VHDL的RTL（寄存器传输描述）方式，来简化设计步骤和缩短设计时间。其VHDL硬件描述语言主程序流程图如图3所示。

结束语

我们采用VHDL硬件描述语言，通过MAX+PLUS Ⅱ开发平台，经编译、仿真无误后，写入Altera公司EPM7064S器件中，经调试，其性能完全达到设计要求。