一种低压低功耗衬底驱动轨至轨运算放大器设计

　运算放大器是模拟集成电路中用途最广、最基本的部件，可以用来实现放大、滤波等功能，在电子系统中有着广泛的应用。随着便携式电子产品和超深亚微米集成电路技术的不断发展，低电源电压低功耗设计已成为现代CMOS运算放大器的发展趋势。降低功耗最直接有效的方法是降低电源电压[1]。然而电源电压的降低，使得运算放大器的共模输入范围及输出动态范围随之也降低。同时，电路电源电压的降低将受到MOSFET阈值电压的限制。针对这一问题，衬底驱动轨至轨技术应运而生，不但有效地降低了MOSFET的阈值电压，从而直接降低了电路的电源电压，并且使共模输入范围能够达到全摆幅。但是衬底驱动MOSFET的输入跨导小，输入电容较大，从而限制了电路的最高工作频率[2]。因此，衬底驱动输入级的引入，将不可避免地降低运放的第一级增益。为此，本文采用改进型前馈式AB类输出级以增加有效输入级跨导[3]，从而避免了衬底驱动技术的缺点，使电路具有低压低功耗高增益的特点。
　本文设计的电路，采用衬底驱动技术，将电源电压降至0.8 V，同时电路结合了恒定跨导控制电路和改进型前馈式AB类输出级，能有效提高动态范围和响应速度，使电路输入级和输出级均达到轨至轨，非常适合低压低功耗模拟集成电路应用。
1 电路实现
　衬底轨至轨运算放大器的实现如图1所示。

1.1 放大器的输入级
　为使运放的共模输入在整个电源范围内变化时电路都能正常工作，采用NMOS和PMOS并联的互补差分对结构来实现输入级的轨至轨。如图1所示，输入级M1～M4均采用衬底驱动MOSFET。对于栅驱动晶体管来说，输入级所需要的最小电源电压为Vsup min=Vgsp+Vgsn+2Vdsat=2Vth+4Vdsat，而衬底驱动差分对所需最小电源电压为Vsup min=Vsbp+Vbsn+2Vdsat≈Vth+2Vdsat，因此衬底驱动输入级所需的最小电源电压要低于传统差分结构。同时由于衬底驱动MOS管通常工作在耗尽区，其耗尽特性有利于实现低电源电压下的轨至轨共模输入范围[4]。其中，Vgsp、Vgnp分别为PMOS和NMOS管的栅源电压，Vdsat为MOS管的漏源饱和电压，Vsbp、Vbsn分别为PMOS管和NMOS管的源衬电压和衬源电压，Vth为MOS管的开启电压。
　典型的轨至轨运算放大器的总跨导在整个共模输入变化范围内变化近一倍。跨导的变化带来增益及单位增益带宽的变化，也给运算放大器的频率补偿带来很大困难。为此，本文采用冗余差分对(M1a～M4a)及反折式共源共栅求和电路来控制输入级跨导以保持恒定。冗余管及求和电路均采用衬底驱动MOSFET，以满足低工作电压要求。增加冗余管后的输入级有一个显著的优点，即为求和电路提供了恒定的输出电流，从而有效地消除了输入级跨导随输入电压变化而对理想频率补偿产生的影响。求和电路采用衬底驱动反折式共源共栅结构以增加共模输入范围，提高电源抑制比(PSRR)，同时增大电路的差动增益，减小失调，实现低压下的轨至轨特性。衬底驱动MOSFET的主要缺点是输入跨导小、输入电容较大，导致MOSFET的特征频率fT减小，从而限制了电路的最高工作频率。因此，衬底驱动输入级的引入，将不可避免地降低运放的第一级增益(-gmbr0)[5]。本文采用改进型前馈式AB类输出级以增加有效输入级跨导，避免衬底驱动技术的缺点。
1.2 放大器的输出级
　在轨至轨运算放大器的设计中，为了充分发挥轨至轨运算放大器的特性，必须设计良好的输出级。为了达到较高的转换效率以及输出全摆幅，轨至轨运算放大器的输出级通常采用前馈式AB类输出级[3]。
本设计采用折叠共栅共源作为有源负载，并将其与前馈式AB类输出级相结合，在提高电压增益、增加电压输出动态范围的同时，保证了在整个共模输入电压范围内运算放大器的总电压增益。但是这种传统结构的缺点是，AB类控制电路的偏置电流源和共源共栅负载成并列关系，从而降低了输入级的输出阻抗及增益。此外，电流源还会给运算放大器引入较大的噪声和失调。因此采取了如下措施：
　(1)如图1所示，M17、M18为输出晶体管，M15、M16、M17、M21以及M13、M14、M18、M22分别构成两个线性回路，控制输出晶体管电流。M7、M8、M9、M10均采用衬底驱动MOSFET以满足低电源电压需要。M21、M22为浮动的AB类控制电路，被嵌入共源共栅求和电路，其偏置由共源共栅结构提供，以减小传统结构中偏置电流源引入的噪声和失调。
　(2)前馈AB类输出级可以获得较高的最大电流与静态电流比，提高电源功耗的利用率。若将M17和M18的栅极分别偏置在接近VDD-Vth和VSS+Vth时，电压的输出动态范围可以达到VSS+Vdsat～VDD-Vdsat。这样，M17和M18的静态电流很小，会降低输出级的速度。因此，应综合考虑最大输出电流、静态功耗、频响性能和电路面积之间的折衷。在此电路中，采用M21和M22作为固定输出管栅极间电压的电路，比采用电阻更节省电路面积，同时，具有降低该栅间电压对工艺、电源的敏感性等优点。
　(3)在共源共栅结构的另一条支路加入具有与AB类控制电路相同结构的浮动电流源M19、M20，它通过共源共栅电流镜可为AB类控制电路提供稳定的偏置，以减小共模输入电压变化对AB类输出级的影响。
本文设计的运算放大器MOS管尺寸如表1所示。

2 仿真结果
　基于PTM 0.18 μm CMOS工艺的BSIM3模型，采用Hspice对衬底驱动轨至轨运放的特性进行仿真。冗余差分输入信号取0.4 V。图2为输入共模电压范围曲线，转移曲线斜率约为1的线性部分即为输入共模电压范围。从图2可测出共模输入电压范围为-0.36 V～0.39 V，达到了轨至轨输入。

　将该运算放大器接成闭环形式，反向增益为10，测量其输出电压范围，所得输出电压摆幅曲线如图3所示。从图中可以看到，输出电压摆幅约为-0.39 V～0.395 V时，基本达到轨至轨输出。至此，运算放大器已达到了轨至轨输入和轨至轨输出的设计要求。
　图4为运算放大器的幅频特性曲线。当电源电压取0.8 V时，得到直流开环增益为62.1 dB，单位增益带宽2.14  MHz，相位裕度52°，功耗为65.9 μW。
　在运算放大器的两个输入端加相同的信号，做交流小信号分析，测出电路的共模电压增益如图5所示。在低频下，电路的共模增益为-114 dB，结合前面交流小信号分析的结果，可得出电路的共模抑制比为176.1 dB。图6为电压抑制比仿真曲线，低频时，电压抑制比约为-73.8 dB。

　综上仿真结果表明，该衬底驱动运算放大器具有良好的性能。虽然运算放大器的频率带宽和线性度有所下降，但是却能有效避开阈值电压的限制，将电源电压降低到0.8 V，功耗为65.9 μW，同时实现了轨至轨的输入／输出电压范围。
　在传统的栅驱动轨至轨运算放大器信号通路中存在MOS管阈值电压的影响，因此限制了其在超低电源电压下的应用。本文通过采用衬底驱动互补差分对电路，有效降低了CMOS模拟集成电路对电源电压的要求，通过改进型前馈式AB类输出级来提高电压的增益，实现了超低压下运算放大器信号放大，获得了-0.36 V～0.39 V的共模输入范围和-0.39 V～0.395 V的输出电压范围。仿真得到该运算放大器具有良好的性能指标，能够有效地驱动阻性负载，且结构简单，适于低压低功耗模拟集成电路应用。
参考文献
[1] 肖明，吴玉广，董大伟.基于准浮栅的低功耗差分运算放大器[J].微计算机信息，2007，23(2-2)：286-287.
[2] 张海军，朱樟明，杨银堂，等.一种基于衬底驱动技术的0.8V高性能CMOS OTA[J].电子器件，2006，29(2)：344-347.
[3] 邓红辉，尹勇生，高明伦.1.5 V低功耗CMOS恒跨导轨对轨运算放大器[J].科技导报，2009，27(23)：57-61.
[4] LAYTON K D， COMER D T， COMER D J. Bulk-driven gain-enhanced fully-differential amplifier for VT+2Vdsat operation[J]. Circuits and Systems， 2008， 18：77-80.
[5] 杨银堂，李娅妮，朱樟明.一种0.8 V衬底驱动轨对轨运算放大器设计[J].固体电子学研究与进展，2009.29(3)：344-347.