基于不同VTH值的新型CMOS电压基准

摘要：传统基准电路主要采用带隙基准方案，利用二级管PN结具有负温度系数的正向电压和具有正温度系数的VBE电压得出具有零温度系数的基准。针对BJT不能与标准的CMOS工艺兼容的缺陷，利用NMOS和PMOS管的两个阈值电压VTHN和VTHP具有相同方向但不同数量的温度系数，设计了一种基于不同VTH值的新型CMOS基准。该电路具有没有放大器、没有BJT、结构简单等特点，适宜于标准CMOS工艺集成。在此给出了详细的原理分析和电路实现。该电路通过HSpice验证，其输出基准电压为1．22 V，在-40～+85℃内温度系数仅为30 ppm／℃，电源电压为2．6～5．5 V时，电源电压调整率为1．996 mV／V。
关键词：CMOS；温度补偿；阈值电压；放大器；BJT

0 引言
    基准电压源广泛应用于各种模拟集成电路、数／模混合信号集成电路和系统集成芯片(SoC)中，是集成电路的一个基本元件，其稳定性直接影响到整个系统的精度。然而，传统的高性能基准电路普遍采用带隙基准电路，与标准CMOS工艺不兼容。为了解决带隙基准电路与标准CMOS工艺不兼容问题，一些学者提出了一定的解决方法，例如：利用N阱的寄生二极管设计带隙基准，利用CMOS管的亚阈值区工作原理设计基准，利用载流子和阈值电压在不同温度下的特性设计基准等。但是他们的电源抑制比普遍偏低，且温度系数较大。
    本文利用高电源抑制比电路设计的和式偏置电流源进一步提高了电源抑制比，并利用NMOS和PMOS管的两个阈值电压VTHN和VTHP具有相同方向但不同数量的温度系数，设计了一种基于不同VTH值的新型CMOS基准。该设计充分利用CMOS器件高输入阻抗、低功耗的特点，利用相同电流减少了载流子迁移率对温度性能的影响，利用VRHN和VTHP温度系数抵消原理和高电源抑制比和式电流源，大大降低了基准的温度系数，提高了电源抑制特性，使电路的性能得到优化。

1 传统带隙电路原理
    如图1所示，传统的带隙电路主要是利用双极型晶体管的基极-发射极电压VBE具有负温度系数，而两个不同电流密度的双极型晶体管之间的基极一发射极电压差△VBE具有正温度系数，将其乘以合适的系数K后，再与前者进行加权，即：VREF=VBE+K△VBE，从而在一定范围内就可以抵消VBE的温度漂移效应，得到低温漂的输出电压VREF。K值将通过把VBE的表达式带入VREF中，在参考温度T0处令求得。

    但是使用BJT管会占用很大的芯片面积且与在标准CMOS工艺中不能很好的兼容。

2 新型CMOS基准电路原理
    对于CMOS器件，其阈值电压VTH和载流子迁移率μ是主要的受温度因数影响的参量。虽然阈值电压VTH和载流子迁移率μ的值都随着温度的升高而减小，但是MOS器件阈值电压VTH和载流子迁移率μ的下降对于MOS管的漏电流ID有着完全相反的效果：阈值电压VTH越低，漏电流ID越大；而载流子迁移率μ越小，漏电流ID越小。
    由文献可知，阈值电压VTH与环境温度有着近似的线性关系：
   
    式中：aVT是阈值电压VTH的温度系数，其值介于1～4 mV／℃之间，对NMOS和PMOS是相互独立且不同的。
    载流子迁移率μ和环境温度的关系为：
   
    式中：μ(T0)是某基准温度时的载流子迁移率，且m介于1～2．5之间。
    由式(1)可知，VTHN和VTHP具有不同的负温度系数，只要取合适的系数K时：
   
    就可以得到不随温度变化的基准电压VREF。

3 新型CMOS基准电路设计
    图2为本文利用标准CMOS工艺设计的基准电路。该电路主要由启动电路、和式电流产生电路、有效负载电路构成。电路的基本原理是利用高性能和式电流源产生高电源抑制比的PTAT电流，再利用NMOS和PMOS管的两个阈值电压VTHN和VTHP具有相同方向，但不同数量的温度系数设计了一种基于不同VTH值的新型CMOS基准。

3．1 和式电流源电路
    由图2可见，和式电流产生电路由自举式偏置电路(由MOS管M6～M9和电阻R2构成)产生偏置电流。设M9与M8的宽长比为K1，则有：
   
   
    但是由于体效应的存在，使得R2中的电流随电源电压VDD的变化有一定改变。所以文中引入和式电流产生电路。
    如图2可知，电阻R1中的电流值为：
   
    式中：K2为M5与M6的宽长比。
    由于MOS管的栅源电压VGS几乎不随电源电压的变化而变化，由式(6)、式(7)可知MOS管M4中的电流IM4的变化方向与R2中的电流IR2随电源电压的变化方向相反。
    由图2可知，取K3，K4分别为M10与M7，M11与M2的宽长比，M13与M12，M15与M14的宽长比为1，则MOS管ML1中的电流I为：
   
    合理选择式(8)中的K3，K4就能减小电源电压VDD对电流I的影响。
    由上面的分析和式电流源电路可以进一步减小电源电压对输出电流的影响。
3．2 有效负载电路
    由图2可知，电流I流过MOS管M15，ML1时：

            
    由式(2)可知，载流子迁移率μ是温度的高阶函数，若近似认为μN，μP的温度变化量相等，可将K看作常数，可得：
   
    由式(3)和式(13)可知，取恰当的K值，即合理选择MOS管M15和ML1的宽长比，就可以使阈值电压VTHN和VTHP的温度系数相抵消，使VREF几乎不随环境温度的变化而变化。
3．3 电路的优化
    在图2中MOS管M12，M13，M14，M15起电流镜像作用，可以将这4个管子省去，直接将负载管ML1接到M10和M11的漏极。这样将图2优化成图3就可以少4个MOS管，节省版图面积。

4 仿真与分析
    通过上面的分析，初步确定该电路各器件尺寸，在0．6μm CMOS工艺下采用HSpice软件进行仿真可以得出，在3．3 V电源电压下对温度在-40～+85℃范围内进行直流扫描，基准电压曲线如图4所示。在25℃下，对电源电压在2．6～5．5 V的范围内进行直流扫描，基准电压曲线如图5所示。据此计算出的基准电压电源电压调整率、温度系数见表1。

    与国际上已有的和CMOS兼容的电压基准电路的主要指标进行比较，结果如表2所示。可以看出，本文设计的CMOS基准的温度漂移率TFC远远小于国际上已有的和CMOS兼容的电压基准电路。

5 结语
    本文所设计的基于CMOS工艺的基准电路结构较简单，既没有放大器，也没有BJT，适合于标准CMOS工艺生产。通过HSpice验证，其输出基准电压为1．22 V，在-40～+85℃内温度系数仅为30 ppm／℃。当电源电压为2．6～5．5 V时，电源电压调整率为1．996 mV／V，且温度漂移率TFC远远小于国际上已有的和CMOS兼容的电压基准电路，比较适合于标准CMOS工艺。