基于CMOS工艺的新型集成运算放大器设计
扫描二维码
随时随地手机看文章
集成电路，即integrated circuit，这是一种微型电子器件或部件，按功能可划分为数字和模拟两大类。而模拟集成电路一般用于模拟信号的产生和处理，有很多种种类，比如集成运算放大器、集成锁相环、集成功率放大器、集成数模和模数转换电路等。其中集成运算放大器是应用最广泛、品种与数量最多、在技术功能上通用型最大的一种线性集成电路。本文介绍了一种基于CMOS工艺的新型集成运算放大器设计。
近年来，随着微电子技术的快速发展，其在通信和计算机系统等方面都有了较快的发展和广泛的应用。传统的双极技术虽然具有多种优点，但是其功耗和集成度却不能适应现代VLSI技术发展的需要。无论是单一的CMOS，还是单一的双极技术都不能满足VLSI系统多方面性能的要求。只有将这两种技术融合在一起，才是VLSI发展的必然产物，本文介绍的新型集成运算放大器设计就是基于这种思想。
一、电路图设计
本文基于MCNC 0.5 μm CMOS工艺线设计了BiCMOS器件，其集成运算放大器由输入级、中间级、输出级和偏置电路4部分组成。
输入级由CMOS差分输入对即两个PMOS和NMOS组成;中间级为CMOS共源放大器;输出级为甲乙类互补输出。图1为CMOS差分输入级，可作为集成运算放大器的输入级。NMOS管M1和M2作为差分对输入管，它的负载是由NMOS管M3和M4组成的镜像电流源;M5管用来为差分放大器提供工作电流。M1管和M2管完全对称，其工作电流IDS1和IDS2由电流源Io提供。
输出电流IDS1和IDS2的大小取决于输入电压的差值VG1-VG2。IDS1和IDS2之和恒等于工作电流源Io。假设M1和M2管都工作在饱和区，那么如果M1和M2管都制作在孤立的P阱里，就没有衬偏效应，此时VTN1=VTN2=VT。忽略MOS管沟道长度的调制效应，差分对管的输入差值电压VID可表示为：
M2管和M4管构成CMOS放大器，两个管子都工作在饱和区，其电压增益等于M2管的跨导gM2和M2，M4两管的输出阻抗并联的乘积，即：
式(4)表明，该集成运算放大器设计中CMOS差分放大器具有较高的增益。该增益随电流的减少而增大;随MOS管宽长比的增加而增高;随两只管子沟长高调制系数λ的减少而增加，所以设计时，应尽可能增加沟道长度，减小λ值，以此来提高CMOS的增益。偏置电路用来提供各级直流偏置电流，它由各种电流源电路组成。图2为加上偏置电路的CMOS差分放大器。
图2中，M5管为恒流源，用于为差分放大器提供工作电流;M6和M7管为恒流源偏置电路，用于为M5提供工作电流。其中，基准电流为;
图3为输出级的最终结果，其中M6，M7，M10为偏置，Q4，Q5用来减小交越失真，Q1为输出级的缓冲级。
二、 电路仿真
Aod是在标称电源电压和规定负载下，运算放大器工作在线性区，低频无外部反馈时的电压增益，Aod的值越大越好。图4为输入端V+的电压波形。由图可见V+的峰峰值为200 nV，输入端V-的电压为0。图5为输出波形(在Q3的集电极输出)。
由图5可见，输出电压的峰峰值为：
因此开环差模电压增益为：
三、 版图设计
该集成运算放大器设计采用的是以CMOS工艺为基础的BiCMOS兼容工艺。首先以外延双阱CMOS工艺为基础，在N阱内增加了N+埋层和集电极接触深N+注入，用以减少BJT器件的集电极串联电阻阻值，以及降低饱和管压降;其次用P+区(或N+区)注入，制作基区;再者发射区采取多晶硅掺杂形式，并与MOS器件的栅区掺杂形式一致，制作多晶硅BJT器件。由此可见，这种高速BiCMOS制造工艺原则上不需要增加其他的重要工序。
由于基准电路不易调整，在设计版图时将基准部分外接。基于0.5μm CMOS工艺的运算放大器版图如图7所示。
以上就是小编为您介绍的基于CMOS工艺的新型集成运算放大器设计，该运算放大器结合了CMOS工艺的一些优点，具有驱动力强的特点。通过将该放大器在Tanner Por软件平台上完成电路图的绘制、仿真，并在MCNC 0.5μm CMOS工艺线上完成该电路的版图设计，经试验，运算放大器的参数都达到了设计要求。
今日小编推荐：
下载文档
