新一代SoC整合音频编解码器的挑战与设计实现

在当今的多媒体系统芯片中整合进经过硅验证并针对特定音频功能优化过的音频IP，有利于降低功耗、减少体积和缩减成本。但随着下一代设计走向 28nm工艺技术，也随之会出现新的挑战。音频编解码器中的音频设计包括了很多模拟电路，它不会随着工艺技术的发展而与时俱“小”，因此并不遵循传统的摩 尔定律。

　　28nm工艺技术增加了晶圆成本，系统架构师和SoC设计师必须要考虑这对将音频编解码器整合进SoC的经济性产生了何种影响。Synopsys公司 测试了几款目前在市场上出售的移动多媒体设备，发现目前多数智能手机和平板电脑可以支持用28nm工艺开发的音频编解码器。

　　本文介绍了测试结果还讨论了将音频功能整合进28nm移动多媒体SoC所面临的商业和技术挑战，同时阐述了如何克服这些挑战的见解。本文还解释了一些关键的设计考虑，包括缩放限制、电源电压的要求和系统划分选择等。

　　音频编解码器基础：为解释清楚和便于讨论，可使用下图1描述的一款音频编解码器。音频编解？？码器包含麦克风和线输入、信号流送和混合、放大器模块、 多通道ADC和DAC。它还包括各种输出驱动器，包括线输出、耳机和扬声器驱动器以及一个包含抽取/插值滤波器的小数字信号处理模块和一个标准的I2S数 字音频接口。

　　图1：典型的音频编解码器方框图。

　　28nm工艺技术的成本考虑：在28nm工艺技术，晶圆成本比65nm技术高得多。对遵循摩尔定律的数字电路来说，更高的晶圆成本可以通过增加的门密度、可能整合进更多功能和更高性能予以补偿以证明其物有所值。

　　模拟电路，诸如广泛使用I/O器件的音频编解码器，不以与主要使用内核器件的数字电路一样的方式随工艺节点的缩小而减小。除非晶圆面积可减少25-30％，否则更高的晶圆成本将显着增加音频技术的整体硅成本。

　　例如，为保持相同的硅成本，用65nm技术实现的一款2.5mm2的音频编解码器，在用28nm工艺实现时，需要缩小至1.9mm2。下图2显示了到 2013年，每个12英寸晶圆的成本预测（以65nm工艺为标准）。而28nm晶圆的生产成本预计将比65nm晶圆的高近40％。

　　图2：2013年，不同工艺的晶圆生产成本，以65nm为标准 （资料来源：Selantek公司）。

　　因为与65nm技术实现的相同功能音频电路比，28nm技术的该电路性能并没有显著提升，所以决定是否集成音频功能的关键因素之一是硅芯片的成本。下 图3显示了与用65nm工艺实现的2.5mm2的音频编解码器相比，为保持相同的硅成本，用不同的工艺技术实现所要求的面积。

　　图3：与用65nm工艺实现的2.5mm2的音频编解码器相比，为保持相同的硅成本，不同的工艺技术实现所要求的面积。

本文以下各节将讨论在28nm工艺几何尺寸，整合音频编解码器的关键技术挑战。每个挑战都可以通过改进电路或系统来解决，以为SoC提供最优化的功耗和成本。

音频编解码器的尺寸缩小限制

　　有三个主要的电路模块制约着音频编解码器随工艺的发展而缩小：

　　有源放大器和梯形电阻：有源放大器和梯形电阻用于混合不同音频源的众多音量控制和开关应用中。器件匹配特性制约着有源放大器的性能。减少单个器件的体 积对器件匹配性能产生负面影响并显着降低了有源放大器的性能。基于该原因，与40nm或65nm工艺的放大器相比，采用28nm工艺节点实现相同性能的有 源放大器的面积并不会减少很多。为避免任何可察觉的杂音（如拉链噪音），音量增益步进必须低于1dB。这就需要可变抽头电阻具有大量的抽头，从而增加了总 面积。

　　数据转换器：大多数的音频编解码器采用Σ-Δ（sigma-delta）ADC和DAC电路实现。开关电容电路的噪音水平与电容值成反比。因此，对于 一个给定的音频性能要求来说，就对应一个所需的最小电容值，所以，电容面积不会随工艺节点的缩小而减小。使问题进一步复杂的是，随着电源电压从 2.5V（或3.3V）降低到28nm工艺的1.8V，为保持相同的动态范围，必须降低噪声水平。所以，电容的面积和容值必须加大。

　　输出驱动器：必须低失真地提供大输出电流。为了支持驱动耳机和扬声器所需的大输出电流，输出器件必须很大，它也不会随工艺技术的缩小而变小。数据转换 器模块与此一样，如将在下面更详细讨论的，当工作电压从2.5V降至1.8V时，会对输出驱动电路的面积和性能有影响。

　　以下两节将探讨在28nm工艺、采用1.8V电压实现输出驱动器时的权衡与影响。

　　工作电压对输出驱动器性能的制约

　　在65nm和40nm工艺，许多集成的音频编解码器的模拟电路使用2.5V的I/O晶体管且实际上将2.5V器件过驱至3.3V以提高音频性能。然 而，在28nm工艺，大多数SoC设计将转而采用1.8V的I/O晶体管。目前，还没能普遍支持将1.8V晶体管过驱至2.5V或3.3V。最终结果是电 源电压和实现线和耳机驱动器的晶体管工作电压被限制在1.8V。

　　因电源电压被限制在1.8V，所以对音频输出性能有根本制约。对线输出驱动器来说，与3.3V工作电压时1.0Vrms的可用输出电压摆幅 比，1.8V时摆幅被限制在仅有0.54Vrms。对32欧姆的耳机来说，耳机驱动器的输出功率被限制在只有12mW，而以前的65 nm和40nm工艺，耳机驱动器可从更高的工作电压提供40mW功率（详见表1“耳机功率要求”）。

　　表1： 耳机功率要求

　　Synopsys测试了13款最新型号的移动多媒体设备，包括智能手机、平板电脑、MP3播放器和笔记本电脑，以评估目前市场上出售的音频设备的实际 性能。在这13款产品中，55％在1.8V工作电压时，具有良好性能，就线输出电压RMS摆幅来说，其中3款略高于比对指标。图4所示，一款 0.54Vrms和12mW耳机驱动器的线驱动器的输出功能表现良好或优于目前市场出售的许多设备。

　　图4：一款市售的移动多媒体设备、平板电脑和智能手机样品用的耳机驱动器的输出功率 。

　　但其他的样品测试使用了一款专用音频集成电路（IC），以根据更好的聆听体验所需的40mW功率提供更高输出功率。无论是智能手机还是平板电脑，都有 公开发表的拆解报告，其中指认了独立、专用音频编解码器IC。在这些情况下，使用外部音频IC消除了28nm工艺对电源电压的限制，但代价是：一个额外组 件将需要更多系统功耗、更大面积和更高费用。

　　此外，也有消费类电子产品绝对要求更高的输出驱动水平（或出于系统要求或基于消费者可觉察到性能差异的市场差异化策略），这使得有必要支持典型的40mW功率要求。在这种情况下，接入3.3V电源有两种主要途径：

　　第一个选择是接入用于USB接口的3.3V电源。绝大多数的移动多媒体SoC会有至少一个USB接口（通常是几个），因此有一个3.3V电源。由于该电源用于高速USB接口，因此，可能存在一个在不影响USB性能的前提下，可提供的最大负载电流限制。

　　第二个选择是采用现有的1.8V电源、借助电荷泵来产生3.3V正电源及一个1.8V负电源（图5）。由于线输出和耳机驱动器需要相对较低的电流，电 荷泵所需的开关可以做得很小。负电源的一个额外好处是，输出驱动器是中点接地的，从而生成了一个真正的接地（True-Ground）配置，它允许音频编 解码器的输出直接连接到其他器件，而不需要大块头的直流阻隔电容。

　　图5：真正接地（True-Ground）的配置提供了一个以地电位为中心的输出信号，它不需要隔直电容。

　　在这两个选择中，1.8V器件都需要进行正确的级联以承受3.3V电压。

为扬声器驱动器找到合适的系统位置

　　对在28nm工艺整合进音频编解码器提出特殊挑战的输出驱动器是扬声器驱动器。通常情况下，采用3.3V电源供电的扬声器驱动器可提供高达500mW 功率。为了获得上好的音频性能，扬声器的驱动功率不应低于250mW。然而，因只有1.8V可用来驱动扬声器驱动器的逻辑门，所以必须显著增加输出器件的 体积以支持大电流需求，从而导致往往不可接受的硅片面积成本的增加。

　　结果是，在28nm SoC内集成进扬声器驱动器在技术上并不总是可行或实际的，这使得设计师有必要考虑系统级选项。图6显示了在移动多媒体系统内实现扬声器驱动器的四种常见 选择。第一种，是将驱动器完全集成到SoC内（图6a）。第二种，是将整个音频编解码器功能由一个专用音频IC来实现，并使用I2S数字接口连接专用音频 IC和SoC（图6b）。

　　图6： 移动多媒体系统内的扬声器驱动器实施选项。

　　第三种，是将除扬声器驱动器外的所有音频功能都集成到SoC内，并使用一款低成本、专用的扬声器驱动器（图6c）。第四种选择，是将扬声器驱动器整合 进电源管理IC（PMIC）（图6d）。因为PMIC业已支持高电压和大电流，它成为高功率电路合乎逻辑的一个所在。此外，表2列出了每个选择的优缺点。

　　表2：在移动多媒体系统内实现扬声器驱动器的优缺点。

　　总之，基于扬声器驱动器的大功率和大电流要求，它是在1.8V电压下、以一种有面积效率的方式最难整合的输出驱动器。为了支持扬声器驱动器，SoC设计师必须决定是否将该功能集成到系统内的另一个模块（如电源管理IC），或采用外部扬声器驱动器对其进行支持。

　　将模拟功能转移到数字域

　　在智能手机或平板电脑中，在音频编解码器上可能存在三个数字宿主。一个是基带处理器，它处理语音信号并送至蜂窝射频用来发送和接收。第二个是应用处理器，它处理智能手机存储器上的媒体文件。第三个是蓝牙射频，它无线连接立体声耳机。

　　每个音频信号都工作在不同的时钟域。第一个，工作在通常是13MHz的射频时钟。第二个，可能工作在480MHz的USB时钟。第三个，可能工作在 16MHz，即蓝牙芯片的典型工作频率。这样一个系统内的音频编解码器不仅桥接了数字域和模拟域，它同时还桥接了数字生态系统中的不同时钟域。

　　典型的音频编解码器将若干模拟信号源连接在一起并输出到一个单一的数字宿主（digital host）。然而，在当今有众多数字宿主的系统中，每个数字宿主都有其自己的时钟域且往往互相并不同步。因此，将大多信号控制（音量、混合和交换）移到数 字域，使ADC和DAC尽可能地接近模拟终端就很有好处（图7）。

　　图7：借助多个数字音频宿主的基于数字化的音频处理。

　　借助将更多的信号处理从模拟域转到数字域，音频编解码器可以增加遵循摩尔定律的数字电路的百分比并减少不那么随工艺的缩小而减小的电路比例。这将导致 一种新的以数字为中心的架构，其中，所有的信号处理在数字模块实施；而其外围是模拟电路，不仅包含数据转换器，还包含异步采样率转换器（ASRC）以匹配 输入时钟域。

　　本文小结

　　随着移动多媒体SoC缩小到28nm工艺技术，集成音频编解码器功能的挑战将变得更加棘手。系统架构师和SoC设计师必须考虑到如下五个重点事项：

　　1. 先进节点所增加的硅成本。与65nm工艺相比，先进工艺节点增加的晶圆成本要求将音频编解码器的面积减少25%；

　　2. 音频编解码器随工艺缩小而减小的限制。对28nm技术来说，音频编解？？码器设计中对I/O器件的使用限制了在保持相同性能的前提下，减少芯片面积的能力；

　　3. 电源电压制约了输出驱动器的性能。以1.8V电压驱动音频输出信号，会限制输出驱动的性能；

　　4. 为扬声器驱动器在系统内找到合适的位置。扬声器驱动器是将音频编解码器整合进28nm技术所遭遇的最具挑战性的工作。为扬声器驱动器功能找到合适的系统划分对优化整体性能至关重要；

　　5. 将模拟功能转移到数字域。可对音频编解码器架构进行改造，通过用数字域实现更多功能，以充分分享数字域随28nm工艺技术的缩小而减小带来的好处。
 

　　总之，将音频编解码器整合进新一代的SoC的技术还值得我们去研究和挑战！