以TFP401A为核心的DVI接口应用系统

标签：DVI  TMDS 

0 引言

目前，模拟接口已成为台式显示器的标准，但是PFD显示器的流行需要完全数字化的接口，这是因为对于平板显示器来说，模拟接口是完全不必要的，而数字接口不必调整时钟和相位，并且具有信号传输无损失的优点。随着数字平板显示器的推广，对数字图形连接的需要就变得明朗了。由数字显示工作组(DDWG)合作提出的DVI数字视频接口标准就很好地解决了上述问题，而且还兼容了传统的VGA接口、DVI接口，是目前极具发展前途的一种PC机视频接口标准。

1 DVI接口体系

DVI主要基于TMDS (Transition MinimizedDifferential Signaling，转换最小差分信号)技术来传输数字信号，TMDS运用先进的编码算法把8 bit数据(R、G、B中的每路基色信号)通过最小转换编码为10bit数据(包含行场同步信息、时钟信息、数据DE、纠错等)，并在DC平衡后，采用差分信号传输数据。它比LVDS、TTL具有更好的电磁兼容性能，可用低成本专用电缆实现长距离、高质量数字信号传输。TMDS技术的连接传输结构如图1所示。

DVI数字信号传输有单连接(Single Link)和双连接(Dual Link)两种方式。采用单连接时，仅用图1所示的通道1、2、3传输，其传输速率可达4.9 Gbps，双连接则可达9.9 Gbps。

2 DVI接口的应用

DVI应用系统的一般构成框图如图2所示。其中DVI接口是图形卡的DVI输出;TFP401A作为TMDS信号的接收芯片，是整个接收系统的核心;AT2402是ATMEL公司的I2C串行总线存储器，用来存储EDID数据。

DVI接口的TMDS链路发送器一般由显示控制芯片直接集成。具有DVI功能的显示适配器均己集成到TDMS发送器，且性能一般可满足DVI1.0规范;以ATI公司的显示控制芯片为核心的显卡，一般由板载Silicon Image公司的Si1164芯片负责TDMS信号发送。DVI接口的TDMS接收器以及信号解码才是应用中最重要的。本文介绍的是以TFP401A为核心的TDMS接收系统。

2.1 TFP401A接收器的功能结构

TFP401A是TI公司PanelBus平板显示产品系列中的一种TDMS信号接收芯片。它采用先进的0.18μm EPIC-5TMCMOS处理工艺，使用1.8 V核心电压和3.3V I/O电压，具有低噪声和低功耗特性，其PowerPADTM封装技术可保证芯片工作的热稳定性。它以LCD桌面显示器为主要应用对象，也可以应用于其它高速数字视频应用场合。

TFP401A的主要功能如下：

◇支持SXGA(1280 X 1024，80 Hz)像素，时钟最高可到112 MHz;

◇支持24位(224=16.7 M)真彩色(1pixel/clock或2pixel/clock);

◇内有用激光精密工艺制造的终端阻抗匹配电阻;

◇采用4倍过采样技术;抖动抑制可以达到1 pixel/clock;

◇具有行同步信号抖动抑制功能。

TFP401A的具体引脚信号可参见数据手册，其内部结构与功能如图3所示，其中输入的RX(2～0)+-和RXC+-为来自主机的经过串并转换编码的4路TMDS信号，而其输出的信号主要有奇、偶象素信号(QE[0：23]、QO[0：23])，象素时钟ODCK、象素有效DE、行/场同步(HSYN/VSYN)和同步检测SCDT等。

TFP401A通过检测DE信号的状态变化来确定链路的激活状态。当106个像素时钟过后，如果DE状态未发生变化，则认为链路未激活，此时系统输出SCDT=0。在SCDT=0的情况下，如果发现在1024个像素时钟内，DE信号有两次转变，则认为链路已激活，此时SCDT=1。器件的同步检测指示信号端(SCDT)可以直接和其输出驱动器电源控制端(PDO)相接，这样就可让芯片自动根据TMDS链路的激活情况来管理输出驱动器的电源供给，TFP401A提供的PD端可用来控制整个芯片的电源供给该端是系统级电源管理控制端，设计时一般不推荐直接和芯片SCDT端相接。

2.2 TFP401A的输出控制信号连接

TFP401A的输出控制信号端CTL1、CTL2、CTL3、VSYNC、HSYNC、DE一般应当用施密特触发器作为输出驱动，以保证低电压差分信号能够很好的传输到下一级器件。设计时可以采用SN74LV14A来完成此功能。输出的地址的数据信号要有足够强的驱动能力，这就需要在传到信号处理电路之前加以驱动。木设计是通过缓冲驱动芯片74F244来增加驱动能力的。

2.3 TFP401A芯片的供电与退耦

基于TFP401A的系统主要分成模拟比较器、锁相环回路(PLL)、数字电路和输出信号驱动器四部分电路。其中PLL环路内部的VCO(压控振荡器)对电源的波动最为敏感，又因它要为电路提供基准时钟，所以PLL对供电要求最高;其次是模拟比较器;数字电路对供电要求相对较低，但是耗电最大。在TI公司提供的TFP401A应用指南中，电源采用统一供电，4路电源采用4个电感进行隔离，但这会使电路的体积和重量变大，而且电感的存在也会对模拟电路造成干扰。因此，在不需要严格控制成本的情况下，推荐采用如图4所示的供电方法，即用2块TPS7333Q分别为模拟和数字电路供电。TPS7333Q为低压差线性稳压电路，具有较高的电源噪声抑制能力，可为芯片提供3.3 V供电电压。AVDD、PVDD分别为模拟回路的比较器电源和PLL电源;OVDD、DVDD分别为数字回路的输出驱动电源和数字供电电源。通过对模拟和数字分开供电，并对供电要求较高的电路再串一级较小的电感来进一步平滑电源波纹，可大大降低电路体积并提高供电质量。

2.4 TFP401A的散热与敷铜

PowerPADTM封装技术使得TFP401A具有很高的工作热稳定性。该芯片底部有一个大约25 mm散热焊盘，推荐在芯片焊接时将其与PCB板的信号地相连，这可提供更好的EMI性能，改善的线涌浪电流对电源噪声的抑制能力会更强。具体操作时，可在芯片散热焊盘的位置放置一直径100 mm左右的通孔焊盘，并在其内部填满焊锡并与底层的地线敷铜相连，以便将芯片发出的热量通过通孔内填充的焊锡传递到背面并辐射出去。

由于TFP401A通常工作于高频数字模拟混合信号环境，故推荐在PCB板顶层和底层全部敷铜。大面积的地线敷铜一方面能为芯片提供相对安静工作环境，另一方面也有利于芯片的散热。虽然TFP401A在芯片上提供了模拟、数字等4类电源引脚和地线引脚，但其实很难将4条地线分开走线并一点接地。一般是将所有的接地引脚与地线敷铜相连，并利用过孔引开地线敷铜上的电流走向，使得4类地线的地电流绝大部分沿不同的路径流动，最后汇合到一处即可。

2.5 信号走线与阻抗匹配

在DVI链路结构中，在XGA 60Hz场频下，其链路时钟可达到650 MHz，而芯片内部的采样时钟将达到615 GHz。在如此高的工作频率下，芯片对电路布线的方式以及焊盘尺寸都会变得很敏感。粗略估计，高频电路中1 mm的导线上大约有l nH 的电感量，这样，在650 MHz的链路频率上，一段10 mm的导线将会产生40Ω的阻抗，所以，芯片的信号输入引脚要尽量靠近DVI接口插座。不同信号通道的信号线应避免平行走线，且信号线之间应尽量有一条地线来进行隔离，以尽最大可能避免高频信号之间的交叉串扰。

在芯片的信号输出端，时钟输出脚(ODCK)上最高能输出86 MHz的方波信号，像素数据输出引脚经常工作在高于25 MHz的工作频率上。如果像素数据到显示控制电路的引线较长，就要考虑输出信号的阻抗匹配问题。由于信号的反射、过冲、下冲加上周围环境的影响，若不进行匹配，就很容易使显示数据接收端的控制电路出现逻辑混乱。所以在实际应用中，要尽量在靠近TFP401A每一个信号输出端的地方串入匹配电阻，以抑制信号的二次反射。阻值一般可在33～100Ω之间选取，笔者设计时选用了33Ω的匹配电阻，对应的信号连线宽度为20 mil。

3 VESA标准简析

目前市场上的双显示接口显卡通常是将15针VGA接口作为系统的主显示接口，而把DVI接口作为辅助显示接口。在DVI接口未连接显示器的情况下，辅助通道的显示信号是关闭的。为正确启动和使用DVI接口信号，通常需要掌握几个重要的VESA显示标准。

3.1 DDC接口设计

DDC (DisplayDataChannel)即显示数据通道。在DVI协议中使用的是DDC2B，这是一套建立在I2C总线协议上的通讯标准，主机(Host)和显示设备之间通过DDC通道来查询和传递EDID数据，以实现显示设备的正确使用和即插即用。目前主要的DDC标准有以下几种：

DDC1：最初的DDC标准，是由显示器向主机连续传送EDID信息的单向数据通道。

DDC2：可以使主机读取显示器扩展显示信息EDID的双向数据交换通道。

DDC2B：允许主机和显示器进行双向代码交换，主机可向显示器发送显示控制命令。

DDC2B+：允许主机对显示器进行控制的双向传输数据通道，该标准的通信带宽更宽，甚至可以连接游戏杆和鼠标等其它外设。

实现DDC接口的核心电路为串行I2C总线的EEPROM电路。电路设计的关键是满足I2C总线标准的要求，设计时为了保证电路安全，需串接50～100Ω的限流电阻。

3.2 EDID标准

实现DDC接口一般需要编写EDID数据。E-DID是一种有着许多不同变量的数据结构，它向主机定义了显示器的标识和各种不同的显示能力，并且独立于显示器和主机的数据传输协议。编写EDID的关键是要清楚地了解EDID数据格式和扩展显示标识数据，其内部包含有显示设备的制造厂商、产品序列号、EDID版本信息等，同时指出了显示设备所支持的显示能力，包括显示的分辨率、场频、行频的范围、消隐信号的时序构成、显示的色度系数等参数。这些参数存储在显示器中专用的1 Kb的EEROM存储器中(即E-DID数据结构是128 Byte)。PC主机和显示器通过DDC数据线访问存储器中的数据，以确定显示器的显示属性(如分辨率、纵横比等)等信息。

3.3 HPD (HotPlugDetectionl热插拔检测

HPD用来监测显示设备的接人或拔除。当系统通过HPD检测到有显示设备接人时，就会通过DDC通道来访问其EDID数据，以期正确驱动新接人的显示设备。

DVI接口协议要求DVI接口兼容显示设备须能提供EDID1.2或EDID2.0数据。系统启动或在用户修改监视器显示属性时，应通过DDC通道查询EDID数据。如果所接入的设备有错或者未检测到EDID数据，系统将不启动DVI接口的信号输出。实际应用时，应将EDID数据写入到一块I2C总线接口的EEPROM中。可将其时钟线(SCL)、数据线(SDA)和DVI接口插座的第6、7脚相接。将DVI接口插座的第16脚通过1 kΩ上拉电阻和第14脚(DVI接口DDC+5V电源端)相连就可构成显示设备的HPD信号。

4 结束语

本文从工程应用的角度出发，分析了DVI的架构及基本原理，同时详细介绍了一种经过实验验证的DVI接收系统的应用设计方法，目的是使读者迅速掌握DVI的通信协议及其应用电路的设计，以便从接口提取视频信息，摆脱对计算机内部复杂的硬件原理的研究，使DVI接口的高质量数字视频信息可以按用户要求进行开发和利用。