PCI总线通用接口芯片CH361及其应用

摘要：CH361是一个简便易用的PCI总线通用接口芯片。可用于制作低成本的PCI总线的计算机板卡，同时也可以利用它把原来的ISA总线卡移植到PCI总线上。文中在介绍了CH361的特点、功能和工作模式的基础上，重点介绍了CH361与PCI总线、存储器、扩展ROM和I／O端口的接口电路。

    关键词：PCI总线；CH361；I/O端口映射；扩展ROM映射

１　主要特点

ＣＨ３６１是一个简便易用的ＰＣＩ总线通用接口芯片。该器件在本地端提供了通用的８ 位数据总线。由于其支持Ｉ／Ｏ 端口映射和扩展ＲＯＭ 映射，因而可广泛应用于制作低成本的基于ＰＣＩ总线的计算机板卡，或者用于将原先基于ＩＳＡ 总线的板卡移植到ＰＣＩ总线上。

    ＣＨ３６１的主要特点如下：

● 带有通用８位主动并行接口：包括８位数据、１６位地址、Ｉ／Ｏ读和写以及存储器读和写；

● 可以设定ＰＣＩ设备的设备标识（Ｖｅｎｄｏｒ ＩＤ，Ｄｅｖｉｃｅ ＩＤ，Ｃｌａｓｓ Ｃｏｄｅ 等）；

● 支持长度达２４０字节的Ｉ／Ｏ端口；

● 允许本地硬件地址实现专用Ｉ／Ｏ端口，可直接移植ＩＳＡ板卡到ＰＣＩ总线；

● 具有两种Ｉ／Ｏ端口存取速度：分别为６０ｎｓ和２４０ｎｓ；

● 支持直接映射容量为８ｋＢ或者３２ｋＢ的扩展ＲＯＭ（Ｂｏｏｔ ＲＯＭ）；

● 支持通过８ｋＢ或者３２ｋＢ扩容窗口映射的、容量为６４ｋＢ／１２８ｋＢ的扩展ＲＯＭ；

● 支持扩展ＲＯＭ（Ｂｏｏｔ ＲＯＭ）的写操作，同时支持存储器ＳＲＡＭ和闪存Ｆｌａｓｈ－Ｍｅｍｏｒｙ；

图2

    ●内置预引导Ｍｉｎｉ－Ｂｏｏｔ－ＲＯＭ，可支持扩展ＲＯＭ模拟；

●内置Ｉ２Ｃ主设备接口，可挂接Ｉ２Ｃ从设备；

●支持本地设备数据等待，并可提供本地数据输入缓存；

●内置４μｓ～１ｍｓ的硬件计时单元，用于延时；

●采用８０个脚的ＬＱＦＰ８０和ＰＱＦＰ８０两种形式；

●采用了４项专利技术和多项专有技术，低成本，简便易用。

２　引脚功能

ＣＨ３６１接口芯片的引脚排列如图１所示。各引脚功能如表１所列。

表1 CH361的引脚功能描述

引  脚  号	引  脚  名  称	类  型	引   脚   说   明
20,61,80	VCC	电源	+5V电源
1,21,60	GND	电源	接地
64	PCI_RST	输入	系统复位信号线
65	PCI_CLK	输入	系统时钟信号线
2～5,14～19,22～23, 25～32,66～73,76～79	PCI_AD31～PCI_AD0	三态输出及输入	地址、数据复用信号线
6,13,24,74	PCI_CBE3～PCI_CBE0	输入	总线命令、字节使能复用信号线
12	PCI_PAR	三态输出	奇偶校验信号线
75	PCI_IDSEL	输入	初始化设备选择信号线
7	PCI_FRAME	输入	帧周期开始信号线
8	PCI_IDRY	输入	发起设备准备好信号线
9	PCI_TRDY	三态输出	目标设备准备好信号线
10	PCI_DEVSEL	三态输出	目标设备选中信号线
11	PCI_STOP	三态输出	可用于INTA中断请求信号线，一般不连接
51～58	D7～D0	三态输出及输入	8位数据信号线，各带40kΩ上拉电阻，D7同时是I2C接口的SDA信号线
33～39，42～50	A15～A0	输出	16位地址信号线，A15～A8可以独立控制输出，A15同时可以设定为I2C接口的SCL信号线
40	IOP_RD	输出	I/O端口的读选通/使能，低电平有效
41	IOP_WR	输出	I/O端口的写选通/使能，低电平有效
62	MEM_RD	输出	扩展ROM或存储器的读选通/使能，低电平有效
63复用	MEM_WR	输出	扩展ROM或存储器的写选通/使能，低电平有效
	IOP_HIT	输入	本地硬件地址请求，低电平有效，带上拉
59复用	SYS_EX	输出	可以独立控制的输出信号线，可以设定为I2C接口的SCI信号线
	IOP_WAIT	输入	本地设备数据等待请求，低电平有效，带上拉
	EXT_WR	输入	本地数据输入缓存写使能，上升沿有效，带上拉
	INT_REQ	输入	本地中断请求输入，低电平有效，带上拉

３　工作模式

为了在不增加引脚的前提下提供更多可用功能，ＣＨ３６１对部分引脚进行了复用，并可通过“工作模式设定”进行功能选择。“工作模式设定”的具体方法如下：首先将本地端８位数据信号线采用上拉或者下拉的方式设定为所需的高电平或者低电平，以便在ＣＨ３６１被复位后根据这些信号线的默认状态来设定工作模式以及参数；这些信号线在作为８ 位数据总线被驱动时，由于一般外部设备的驱动电流不小于１ｍＡ，所以，上拉或者下拉不会影响其对数据总线的驱动；另外，ＣＨ３６１仅在复位后的１μｓ内一次性设定工作模式及参数，所以，如果外部设备的驱动能力很小或者是采用ＯＣ 集电极开路驱动，那么，系统仅在复位后的短时间内实现下拉，而在其余时间屏蔽下拉或者转换成上拉。表２和表３所列为设定工作模式和参数时所对应的数值（１ 即高电平，０ 即低电平）。

表2 工作模式设定表

数  据  线	数 据 线 的 设 定 说 明	设定值=0	设定值=1
D0	设定系统复位后A15地址线的默认值	复位后为0	复位后为1
D1	选择PCI设备标识（ID）	外部提供ID	CH361默认1D
D4	选择复用引脚63的功能	IOP_HIT	MEM_WR
D5	设定I/O端口存取速度、扩展ROM容量	60ns、8kB	240ns、32kB
D7和D6	提供给产品制造商使用，数据线的状态从PCI设备配置空41H中读取

表3 引脚复用设定表

数据线D4-D3-D2的设定值	选择复用引脚59	引脚功能说明
D4-D3-D2=000或者100	INT_REQ	本地中断请求输入
D4-D3-D2=001	IOP_WAIT	本地设备数据等请求
D4-D3-D2=010	EXT_WR	本地数据输入缓存写使能
D4-D3=011或者110或者111	SYS_EX	独立控制输出，复位后为0
D4-D3-D2=101		独立控制输出，复位后为1

４　ＣＨ３６１的典型应用

４．１ 与ＰＣＩ总线的连接电路

图２所示是ＣＨ３６１与ＰＣＩ总线进行连接的接口电路，图中，电容Ｃ１～Ｃ４用于电源退耦，而Ｃ２～Ｃ４应分别并联在ＣＨ３６１的三对电源引脚上。图中，ＰＣＩ总线的电源线引脚可以自由选择，但数量不得少于４对。ＣＨ３６１属于高频数字电路，因此，设计ＰＣＢ板需要参考ＰＣＩ总线规范。

４．２ 与存储器的连接电路

图３是ＣＨ３６１与ＳＲＡＭ６２２５６存储器的接口电路。图中，ＣＨ３６１通过ＭＥＭ＿ＲＤ和ＭＥＭ＿ＷＲ与存储器Ｕ２（型号是ＳＲＡＭ６２２５６）连接。因为ＣＨ３６１只在ＰＣＩ设备配置空间中提供扩展ＲＯＭ基址寄存器，而计算机ＢＩＯＳ通常不会为ＳＲＡＭ设置扩展ＲＯＭ基址，所以在读写存储器Ｕ２前，需要设置扩展ＲＯＭ基址寄存器，以将存储器Ｕ２映射到存储器空间。也就是说，向ＣＨ３６１的扩展ＲＯＭ基址置入地址值０Ｅ００００００１（该地址不能与其它设备的存储器地址相冲突，最低位置１是为了启用扩展ＲＯＭ）后，Ｕ２即被映射到０Ｅ０００００００Ｈ至０Ｅ０００７ＦＦＦＨ 的地址空间，这样，当计算机读写０Ｅ０００１２３４Ｈ 地址的存储器时，实际上就是读写存储器Ｕ２的１２３４Ｈ地址的内容。

如果将普通的ＳＲＡＭ换成双端口ＳＲＡＭ，则ＣＨ３６１可以通过双端口存储器与外部的单片机或者ＤＳＰ交换数据。ＣＨ３６１使用８位数据总线，所以，向ＳＲＡＭ写入数据只能以字节为单位进行，但从ＳＲＡＭ读出数据则能够以字节、字、双字为单位进行。ＣＨ３６１通过存储器与外部电路交换数据的实测速度可以达到每秒１．５Ｍ字节。

４．３ 连接扩展ＲＯＭ

图４是ＣＨ３６１与扩展ＲＯＭ的接口电路。ＣＨ３６１可通过ＭＥＭ＿ＲＤ与ＲＯＭ芯片Ｕ３（型号是２７Ｃ５１２）进行连接。它支持ＥＰＲＯＭ和闪存Ｆｌａｓｈ－Ｍｅｍｏｒｙ，容量可以是３２ｋＢ或者６４ｋＢ。如果将ＳＹＳ＿ＥＸ用于Ａ１６地址线，则最大容量可达１２８ｋＢ。一般情况下?ＣＨ３６１可以直接支持３２ｋＢ容量的扩展ＲＯＭ（即２７Ｃ２５６芯片的容量），也可以在扩展ＲＯＭ的程序中通过控制Ａ１５地址线支持６４ｋＢ容量的ＲＯＭ芯片。下拉电阻Ｒ１用于ＣＨ３６１的工作模式设定，因为图中的数据线Ｄ０连接了下拉电阻，所以，系统复位后，地址线Ａ１５为低电平以选择Ｕ３的低３２ｋＢ（地址为００００Ｈ－７ＦＦＦＨ），而在需要读取Ｕ３的高３２ｋＢ时（地址为８０００Ｈ－０ＦＦＦＦＨ），可以通过写芯片控制寄存器的位０来重新设定Ａ１５地址线，ＳＹＳ ＥＸ连接Ａ１６地址线时与Ａ１５的用法类似。另外，由于ＰＣＩ扩展ＲＯＭ中的内容通常被ＢＩＯＳ复制到ＲＡＭ内存中，所以需要设置ＣＨ３６１的扩展ＲＯＭ基址以重新将Ｕ３映射到存储器空间。ＣＨ３６１的Ａ１５引脚不仅能用作地址线，还可以自由控制，例如在需要同时连接ＳＲＡＭ和ＲＯＭ时，可通过Ａ１５切换两者的片选。ＰＣ机中的扩展ＲＯＭ相当于一个电子盘，如果在其中写入引导程序和应用程序，那么，即使计算机没有硬盘和操作系统，扩展ＲＯＭ中的引导程序和应用程序也能够控制计算机以实现某些特定的功能。如，无硬盘ＰＣ机用于工业控制或控制作业流程等。

    ４．４ Ｉ／Ｏ端口应用

图５是ＣＨ３６１ 的应用接口电路。利用读选通／使能ＩＯＰ ＲＤ和写选通／使能ＩＯＰ ＷＲ可 控制７４ＬＳ１３９的译码使能，然后由７４ＬＳ１３９对地址进行译码即可输出２路读控制和２路写控制，再经７４ＬＳ２４５输入缓冲和７４ＬＳ３７４锁存输出， 即可获得２组每组８位缓冲输入和２组每组８位锁存输出。如将ＣＨ３６１的Ｉ／Ｏ基址设定为５Ａ００Ｈ，则读取５Ａ００Ｈ端口就是读取第一组缓冲输入，写入５Ａ０１Ｈ端口就是写入第二组锁存输出。如果ＣＨ３６１没有连接扩展ＲＯＭ或者存储器，则空闲的地址线Ａ１４～Ａ８以及Ａ１５便可直接作为输出控制线。Ａ１５～Ａ０地址设定寄存器在系统复位后为低电平，并且只能以字为单位进行读写。如要设定Ａ１３为高电平?Ａ９为低电平?其它位保持不变，则首先必须读取该寄存器，然后将读出数据中的位１３置１、位９置０ ，最后再写回该寄存器。图５是一个简单示例，ＣＨ３６１的输入输出信号与ＴＴＬ／ＣＭＯＳ 兼容，因而可以连接ＡＤＣ／ＤＡＣ／ＭＣＵ等芯片，由于其输出引脚的驱动电流大于１０ｍＡ，因而可以在串接限流电阻后驱动ＬＥＤ。此外，ＣＨ３６１还提供了８根地址线Ａ７～Ａ０以可用于Ｉ／Ｏ地址译码，但由于偏移地址０ＦＦＨ至０Ｆ０Ｈ范围为专用功能寄存器的地址，所以Ｉ／Ｏ地址译码只对偏移地址０ＥＦＨ至００Ｈ范围有效，且长度不应超过２４０字节。一般情况下，如果使用的Ｉ／Ｏ端口长度不超过１２８字节，则可使用Ａ７作为外部电路的片选线。而当偏移地址为７ＦＨ至００Ｈ范围时，Ａ７就可以输出低电平有效的片选信号，如果偏移地址超过８０Ｈ，Ａ７将输出高电平，此时，Ｉ／Ｏ端口的片选信号无效。