基于DSP与FPGA的运动控制器设计

2 系统硬件设计
2.1 DSP模块
　　本控制器采用TI公司的TMS320F2812为主控芯片，它是32位的控制专用DSP，内含FLASH，主频高达150 MHz，具有数字信号处理、事件管理和嵌入式控制功能，适用于大批量数据处理的场合。
　　选用TI公司生产的TPS767D318芯片来实现TMS320F2812的电源设计，将5 V电源分别转换为3.3 V和1.8 V。SRAM是DSP常用的外围存储器，它具有接口简单、读写速度快等优点，所以选择大小为64 KB的随机存储器CY7C1021作为存储器扩展芯片。DSP F2812与CY7C1021接口电路如图2所示。

　　复位电路设计采用TI公司的TPS382x系列电压监控电路，此系列电路不需要外围电路即可组成监控电路。SCI模块用于扩展RS-232和RS-485串行通信接口；CAN模块和外部CAN工业现场总线相连；外部接口用于与FPGA连接和扩展数字量输入输出。
2.2 FPGA模块
　　FPGA芯片选用Altera公司的Cyclone系列EP1C6TC44C8，这是一款高性能、低功耗的FPGA。EP1C6TC44C8具有2个锁相环，包含5 980个逻辑单元，相当于12万门的规模，同时还包含了最高频率200 MHz、92 160 bit的内部RAM。该芯片所拥有的逻辑门数量、频率和引脚I/O等资源都能很好地满足运动控制器的设计要求。由于本系统的控制对象是伺服电机，所以设计中主要利用EP1C6TC44C8的I/O口设计电机控制信号的输入输出、编码器信号的输入与部分数字量输入输出。另外，该芯片在整个硬件系统设计完毕后还可以通过JTAG接口对硬件进行重配置，可以增加系统设计的灵活性。
2.3 FPGA外围电路模块
　　X轴伺服电机控制电路如图3所示。Y轴、Z轴、U轴伺服电机控制电路与X轴相同。

　　(1)输入输出开关量接口设计。输入信号主要包括限位开关信号LIMX+、LIMX-～LIMU+、LIMU-，伺服报警信号ALMX～ALMU和回零信号HMX～HMU。输出信号主要包括伺服使能信号SRVX～SRVU和复位信号RSTX～RSTU。当检测到这些信号后，确定具体触发的信号，限位信号触发，则立即停止对应电机该方向的运动，直到限位消除，电机才能在该方向继续运动；回零信号触发，则电机等待Index信号的输入后立即让电机反向运行用户设定的回零距离作为机械零点；伺服报警信号输入时，程序立即停止该电机的运动，直到用户将报警清除。
　　(2)输出控制脉冲电路设计。输出控制脉冲信号为伺服电机的4路脉冲控制输出信号。此控制采用“脉冲+方向”指令，由于每个控制轴分别有脉冲和方向信号，所以4路共8个输出信号。输出控制脉冲信号由FPGA输出，要先经过电平转换，将FPGA的I/O引脚的3.3 V变为5 V，再经过光电隔离，然后再经过施密特触发器整形后输出。由于脉冲和方向信号需要进行差分，所以将信号接入差动线驱动器后再输出。XPLS～UPLS为脉冲信号，XDIR～UDIR为方向信号。差动线驱动器由AM26LS31构成，该电路的功能是将输入的单极性的方波信号转化为一对极性相反的电机驱动信号，它的高阻抗输出状态在电源掉电时是有保障的。
　　(3)反馈脉冲处理电路设计。伺服电机的编码器信号直接接入到电机驱动器中，驱动器提供三对差分信号A+、A-、B+、B-、Z+、Z-作为反馈。这三对信号由于受到驱动器内部大电源的干扰，在电机旋转时，所发出的信号会出现许多毛刺，直接接到FPGA中会引起误判断，所以三对信号经过差分电路转化为单路信号A、B、Z。差分电路由AM26LS32构成，该芯片功能与AM26LS31相反，该电路的功能是将输入的一对极性相反的编码器反馈信号转化为单极性的方波信号。A、B两路为正交编码脉冲，Z路每转产生一个低电平脉冲，用于回零时的精确定位。
2.4 数字量输入输出接口模块
　　考虑到系统的可扩展性和DSP的GPIO口的数量，此运动控制器在DSP与FPGA上分别设计8路，共16路数字量输入输出。运动控制器的所有数字量输入输出信号均采用光电隔离处理，并对每一路信号进行相应的数字滤波处理，以消除噪声信号。数字量输入通道可以根据用户的要求自定义用途，用于零点、限位信号的输入等；数字量输出通道用于各轴方向、脉冲信号的输出以及一些外部设备的启停控制等。
3 系统软件设计

　　软件设计采用模块化设计方法，程序的总体结构采用以数据管理和位置速度控制为主，以I/O端口控制、逻辑控制、插补运算等为中断任务或子函数任务的形式。位置速度控制主要负责对实时运动状态的监控与调节；I/O端口控制主要负责扫描输入端口、设置输出端口等辅助性任务。
　　DSP控制程序主要由一个定时中断构成，主程序启动后，首先完成对TMS320F2812的初始化及系统的一些基本配置，并处于等待状态。运动控制功能是在伺服中断服务程序中实现的。主程序和伺服中断服务程序基本流程如图4所示。

　　FPGA主要完成运动控制器的精插补功能，采用数字积分法进行插补[1]。把数字积分法分为3个状态：(1)状态WAIT，等待插补信号；(2)状态L1，判断总的脉冲数；(3)状态L2，积分累加器累加一次，如有溢出，相应的输出脉冲为高电平，剩余累加次数减1。
　　数字积分法的有限状态机如图5所示。

　　触发条件T1：没有启动信号，下一状态为WAIT，无操作；触发条件T2：有启动信号，下一状态为L1，操作为初始化各寄存器，置忙信号；触发条件T3：剩余累加次数大于0，下一状态为L2，操作为各轴输出脉冲为低电平；触发条件T4：剩余累加次数为0，下一状态为WAIT，操作为各轴输出脉冲为低电平，清忙标志；无触发条件：下一状态为L1。
　　具体实现方法为：时序电路产生的插补脉冲作为此模块的累加脉冲，每累加1次，剩余累加次数减1。当剩余累加次数为0时，此次插补过程结束。
　　本文设计了一种通用型四轴伺服运动控制器，该运动控制器的结构设计可以模块化和易于扩展，这样可以满足用户的各种需求。在软件部分中，采用有限状态机的插补方法，在插补速度处理环节做了优化，使脉冲输出更加稳定。此设计采用了模块化思想，各电机可以单独控制，具有较为全面的运动控制功能、较高的控制精度和较快的反应速度，其性能可靠、硬件结构简单、价格便宜。