当前位置:首页 > EDA > 电子设计自动化
[导读]本文介绍了一种基于FPGA的线阵CCD数据采集系统的实现方法。

摘 要:本文介绍了一种基于FPGA线阵CCD数据采集系统的实现方法。该系统在Altera的Cyclone EP1C6Q240C8上实现,使用SoPC Builder开发组件定制CPU软核处理器和系统所需的IP模块,CPU软核处理器作为微控制器实现逻辑控制和数据采集功能,用硬件描述语言编程实现CCD驱动电路的设计。
关键词:CCD;数据采集;Nios II

引言
    CCD(Charge Coupled Devices,电荷耦合器件)具有光电转换、信息存储等功能,而且集成度高、动态范围大、线性好、信噪比高,在很多领域都得到了广泛应用。CCD有面阵和线阵之分,面阵CCD主要用于摄像、图像处理、数据存储和机器人视觉等领域;线阵CCD的应用也很广泛,像光谱分析、测径,测量微小位移等。

    本文介绍了一种在FPGA片内利用SoPC技术实现的线阵CCD数据采集系统,系统中的CCD选用东芝公司的TCD103D,这是2592像元的二相线阵CCD;ADC选用TLC876,精度为10位,转换速率20MSPS。整个系统在一片FPGA(EP1C6Q240C8)上完成,在Quartus II软件中用硬件描述语言实现CCD的驱动电路和A/D采样控制器的设计。使用SoPC Builder定制了一个32位软核处理器作为微控制器,协调CCD驱动电路、A/D采样控制电路之间的工作时序,完成数据采集、存储等功能。系统分3部分:硬件电路、驱动电路和数据采集部分。

系统硬件设计
    硬件平台结构见图1。系统中的UART和SDRAM Controller是SoPC Builder内建的IP核库中的IP模块,通过Avalon Bus和Nios II CPU相连。SoPC Builder能自动产生每个模块的HDL文件,同时自动产生一些必要的仲裁逻辑来协调Avalon Bus上各功能模块的工作。Nios II CPU是系统的核心,协调CCD驱动电路、A/D采样控制电路之间的工作时序,完成数据采集、存储和数据传输。SDRAM作为数据缓存器,软件程序和配置文件存储在外扩的Flash中。系统通过RS-232接口和计算机相连,接收计算机的控制命令。CCD工作时要求驱动脉冲的幅值在11V以上(典型值为12V),因此,CCD模块包含一个电平转换电路,将FPGA输出的电平转换成12V。

驱动电路设计
    FPGA具有集成度高、速度快、可靠性好及硬件电路易于编程等特点,非常适合驱动电路的设计。CCD驱动电路和A/D采样控制电路在Quartus II软件中编程实现,产生CCD和ADC所需的工作时序。

CCD驱动电路设计
    TCD103D是一种高灵敏度、低暗电流、2592像元的二相线阵CCD图像传感器。分辨率为11mm,它在4路驱动信号作用下输出OS和DOS信号。正常工作时先输出64个哑元信号,然后连续输出S1~S2592有效像素单元信号。S2592信号输出后,又输出28个哑元信号,以后便是空驱动。DOS是补偿输出信号。4路驱动信号分别是转移信号SH、两相时钟信号Φ1、Φ2 和复位信号RS。SH 的周期就是器件的光积分时间。



复位脉冲RS的产生
    RS 是使输出扩散二极管复位的复位管控制脉冲,复位一次输出一个信号,脉冲占空比为1:3,典型频率为1MHz。RS 由U1单元产生。如图2所示,单元内两个D触发器构成一个环形计数器,CLK 为4MHz 的时钟脉冲,经分频输出两个1MHz、相差90°的方波脉冲和,将这两路脉冲经或非门输出,即可形成RS脉冲。除RS脉冲外,U1单元还产生fai_base脉冲和AD_CLK脉冲。前者频率为0.5MHz,占空比为1:1,用于产生时钟脉冲信号。AD_CLK是ADC的采样时钟信号,频率为1MHz。


时钟脉冲Φ1和Φ2的产生
    时钟脉冲Φ1、Φ2的典型频率为0.5MHz,相位相差180°,为避免MOS电容中的信号电荷包向上/下2列模拟移位寄存器的电极转移不完全的情况发生,要求Φ1、Φ2在并行转移时有一个大于SH=1持续时间的宽脉冲。在图3所示的电路中(图中Φ1、Φ2分别用fai1、fai2表示),cnt12b是一个异步清零的加法计数器,当计数值至少大于1341(计数值由光积分时间决定),p1输出高电平,开启dec4b。dec4b是一个异步清零的减法计数器,输出为1100时,立即产生异步清零信号,将两个计数器全部清零,同时生成Φ1、Φ2所需的宽脉冲。

转移脉冲SH的产生
    SH是使MOS 电容中的信号电荷转移到移位寄存器中的转移栅控制脉冲。如图3所示,dec4b的q3产生的宽脉冲经过一个下降沿触发的DFF,波形滞后q3半个CLK周期,两个信号作与运算,即产生SH脉冲。

    EN是驱动电路的使能信号,EN为高电平时,电路工作。



A/D采样控制时序的产生
    TLC876以多级流水线结构原理设计而成,在每一个采样时钟的上升沿都启动一次采样,完成一次采样,但从模拟值采样到10位数字量输出有5个时钟周期的延迟。
采样时钟AD_CLK由U1单元产生,频率为1MHz。采样控制电路的作用是协调CCD和TLC876之间的工作时序。CCD正常工作时前后各有64和28个哑元信号,这 92 个哑元信号在 A/D 转换时不需要采样。但是,因为输出信号有5个周期的延迟,实际应采2597个点。采样控制单元的主要功能是:使能信号ENABLE有效后,模块等待当前的积分周期结束,并在下一个积分周期开始时对前64个哑元信号进行计数,等64个信号全部移出后启动采样时钟,ADC在AD_CLK控制下连续对信号进行采样和输出。

数据采集系统设计
    Nios II CPU是系统的核心,协调各模块之间的工作,实现数据采集功能。当计算机发出控制信号时,微处理器启动CCD驱动电路和A/D采样控制电路,CCD在驱动时序控制下将堆积的电荷导出并开始新的积分周期。A/D采样控制电路等待当前积分周期结束后产生TLC876的采样时钟AD_CLK。AD_CLK和Nios II CPU的一个I/O相连,该I/O口定制时设置成边沿中断。因此,在每个AD_CLK的上升沿启动一次采样的同时产生一次中断,通知CPU读取转换好的数据。CPU将读取的数据暂存在SDRAM中,一次数据采集完成后,由微处理器将采样控制器中的计数器清零并关闭采样控制单元和CCD驱动电路。这部分采用C语言在Nios II的集成开发环境(IDE)中实现。软件流程如图4所示。
  
结语
    本文提出了一种基于FPGA的线阵CCD数据采集系统的实现方法。该系统在Altera公司的Cyclone FPGA上实现,使用SoPC Builder开发组件定制系统所需的IP模块,具有开发周期短、集成度高等特点。软硬件均采用编程实现,设计灵活,在实际应用中收到很好的效果。

参考文献:
1 饶程,袁祥辉.积分时间和频率同时可调的线阵CCD驱动. 医疗卫生装备.2005年第10 期.
2 仁爱锋,初秀琴等.基于FPGA的嵌入式系统设计.西安:西安电子科技大学出版社,2004
3 TOSHIBA. TCD103D Datasheet

本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除。
换一批
延伸阅读

9月2日消息,不造车的华为或将催生出更大的独角兽公司,随着阿维塔和赛力斯的入局,华为引望愈发显得引人瞩目。

关键字: 阿维塔 塞力斯 华为

加利福尼亚州圣克拉拉县2024年8月30日 /美通社/ -- 数字化转型技术解决方案公司Trianz今天宣布,该公司与Amazon Web Services (AWS)签订了...

关键字: AWS AN BSP 数字化

伦敦2024年8月29日 /美通社/ -- 英国汽车技术公司SODA.Auto推出其旗舰产品SODA V,这是全球首款涵盖汽车工程师从创意到认证的所有需求的工具,可用于创建软件定义汽车。 SODA V工具的开发耗时1.5...

关键字: 汽车 人工智能 智能驱动 BSP

北京2024年8月28日 /美通社/ -- 越来越多用户希望企业业务能7×24不间断运行,同时企业却面临越来越多业务中断的风险,如企业系统复杂性的增加,频繁的功能更新和发布等。如何确保业务连续性,提升韧性,成...

关键字: 亚马逊 解密 控制平面 BSP

8月30日消息,据媒体报道,腾讯和网易近期正在缩减他们对日本游戏市场的投资。

关键字: 腾讯 编码器 CPU

8月28日消息,今天上午,2024中国国际大数据产业博览会开幕式在贵阳举行,华为董事、质量流程IT总裁陶景文发表了演讲。

关键字: 华为 12nm EDA 半导体

8月28日消息,在2024中国国际大数据产业博览会上,华为常务董事、华为云CEO张平安发表演讲称,数字世界的话语权最终是由生态的繁荣决定的。

关键字: 华为 12nm 手机 卫星通信

要点: 有效应对环境变化,经营业绩稳中有升 落实提质增效举措,毛利润率延续升势 战略布局成效显著,战新业务引领增长 以科技创新为引领,提升企业核心竞争力 坚持高质量发展策略,塑强核心竞争优势...

关键字: 通信 BSP 电信运营商 数字经济

北京2024年8月27日 /美通社/ -- 8月21日,由中央广播电视总台与中国电影电视技术学会联合牵头组建的NVI技术创新联盟在BIRTV2024超高清全产业链发展研讨会上宣布正式成立。 活动现场 NVI技术创新联...

关键字: VI 传输协议 音频 BSP

北京2024年8月27日 /美通社/ -- 在8月23日举办的2024年长三角生态绿色一体化发展示范区联合招商会上,软通动力信息技术(集团)股份有限公司(以下简称"软通动力")与长三角投资(上海)有限...

关键字: BSP 信息技术
关闭
关闭