高性能与低功耗助PLD挑战消费电子领域

作者：张宇清

可编程逻辑器件(PLD)的两种主要类型是现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)。根据半导体行业协会提供的数据，PLD现在是半导体行业中增长最快的领域之一，高性能PLD现在已经从采用最先进的标准单元技术制造的固定逻辑器件手中夺得部分市场份额。而消费电子则是PLD正在快速增长的应用领域。

PLD行业最近出现了很多新变化。以往，PLD更多是用在一些特殊产品中，例如低成本原型，或者像路由器这样的小批量产品。而今天，PLD则更多涉足消费电子领域。

PLD快速渗透消费电子市场

在摩尔定律的作用下，随着电子技术向新一代技术发展，即便在大批量产品的设计中，可编程器件也将变得越来越有竞争力，这正是赛灵思公司在2007年扩大亚太区总部新加坡研发设计团队的原因之一，扩大后的研发团队还将针对大批量、低成本的应用设计FPGA。其中一个新项目就是开发低端的、大批量的FPGA，专门针对消费市场。目前，赛灵思的产品已经用在数字高清电视、高级机顶盒与电缆等设备中。众所周知，消费市场的产品如今主要是在亚洲生产，消费电子产品的吸引力越来越大，这种吸引力主要来自亚洲用户的需求。

预计2008年又将是一个快速增长的年份，特别是在消费和汽车领域。平板显示是电子行业中另一个增长最快的领域，根据iSuppli的数据，全球液晶电视和等离子电视的出货量到2009年将达到近8000万台。FPGA在支持这些显示技术背后的众多关键技术方面扮演了关键角色，平板显示市场成为赛灵思公司快速增长的市场之一。

随着便携式电子设备制造商不断向市场推出新产品，移动设备也为PLD带来巨大的机会。今天的设计人员越来越多地将视野转向ASIC(专用集成电路)和ASSP(专用标准产品)的固定架构之外，以充分利用可编程逻辑内在的设计灵活性和上市时间优势。除了需要更高的性能以外，消费者现在还需要更高的易用性——iPhone就是一个很好的例子。PLD使得设计人员能够利用易用性特点使产品在市场上脱颖而出，同时还可以加快产品推向市场的速度。遵循摩尔定律的稳定行进，PLD现在可以同时满足这一快速增长的移动设备市场对成本和功耗方面的苛刻要求。

FPGA产品凸显性能优势

赛灵思有两个系列产品是面向消费应用的：Spartan-3系列FPGA和 CoolRunner-II CPLD。Spartan系列提供了多个面向领域优化的FPGA平台来满足成本效率方面的需求。而竞争厂商对于所有应用仅提供一种平台，单一平台的问题是客户需要为芯片上特定应用并不需要的电路支付一定的成本，因此成本效率低。

Spartan-3A以及更新的系列产品提供了丰富的功能来降低客户的总体系统成本，并将所需要的电源轨数量减少到两个，而我们最接近的竞争对手的产品也需要四个电源轨。电源轨越多，就意味着需要更多的稳压器和分立器件，也就意味着设计更复杂，电路板成本更高。

赛灵思的FPGA产品比竞争产品拥有更宽的供电电压范围，而窄供电电压范围需要成本更高的稳压器。赛灵思FPGA器件通过高度集成可支持业界最广泛的I/O 标准选择，因此在许多设计中不再需要外围器件，从而进一步节约了成本。赛灵思提供业界最广泛的FPGA器件和封装选择。对于大多数消费应用，赛灵思提供的 MicroBlaze针对嵌入式和控制应用的微处理器进一步减少了对外部MCU(微控制器)的需要，免费的RTOS(实时多任务操作系统)支持(如 uCLinux)可帮助客户将总体成本降到最低。Spartan-3A平台系列器件支持系列内器件以及与Spartan-3AN系列器件的引脚对引脚 (pin-to-pin)移植，这在FPGA行业还是首创。客户不需要重新设计电路板就可以采用不同密度范围的器件。Spartan还是第一个支持客户专用I/O接口的FPGA，如目前数字显示领域常用的TMDS(最小化传输差分信号)和RSDS(低摆幅差分信号传输)。根据我们的经验，大多数消费应用需要的FPGA密度范围都在160万门上下。赛灵思的CoolRunner-II CPLD是全球成本最低的低功耗CPLD，并且采用了最小的晶圆规模封装(如4mm×4mm)。

低功耗堪与专用电路匹敌

对于数字显示、机顶盒和无线路由器等大多数消费应用来说，低的待机和静态功耗非常重要。Spartan-3A提供了比竞争产品更多的节电工作模式。悬挂节电模式下FPGA可快速唤醒，不需要等待配置时间，同时可节省待机电耗高达80%。休眠模式可节省待机电耗高达99%，这一水平是最接近竞争对手产品所采用的停止时钟所不能够达到的。即使对最接近的竞争厂商来说，为了仿真实现上述两种模式，他们都需要采用外部电源管理芯片。

而 Spartan-3A的电源轨设计就考虑到将外部器件的使用减到最少，如去耦滤波电路、钽电容和铁氧体磁珠(Ferrite Bead)等，因此可以降低系统成本和功耗。高度集成的I/O不再需要驱动器、缓冲器和电平移位器，从而可进一步节约功耗。在低功耗模式下，FPGA供电电压可降低至1伏，而对于竞争产品来说实现这一点非常具有挑战性，代价也比较昂贵。在最近的功耗基准测试中，Spartan-3A的静态功耗比竞争对手 65纳米系列的产品还低。功率驱动的编译器和软件优化也会帮助客户在设计中进一步降低功耗。未来，FPGA软件、工艺和高级低功耗模式相结合的组合技术将会使功耗能够与ASIC和ASSP器件的功耗相匹敌。