DSP和FPGA各显神通，应对TD-SCDMA基站成本和演进需求

由于运营商大手笔进行基础设施建设的时代已经过去，成本和灵活性成为对通信基础设施的共同要求，对于TD-SCDMA基站更是如此。因为采用了智能天线等先进技术，TD基站的容量大幅提升，但也还带来了成本挑战;另外，TD技术仍在演进之中，要求核心芯片同时提供高性能和可编程能力。这限制了初始成本高和灵活性差的ASIC芯片，为可编程DSP和FPGA带来了更多的机会。为了应对这些挑战，DSP和FPGA供应商纷纷在工艺技术和架构上进行创新，并试图踏入对方的领地。此外，可能会在TD领域兴起的Femto基站也吸引了DSP和FPGA供应商，以及一些新兴芯片供应商。

智能天线助FPGA进入TD基站射频卡

传统上，FPGA主要发挥接口和连接功能，但FPGA技术进步和系统对大量计算的需求，让更多的FPGA进入了基站系统的核心——射频卡和基带卡中，这在TD基站中更是明显。IEEE高级会员、赛灵思公司无线基础设施垂直市场系统架构师温得敏博士表示：“除了胶合逻辑和连接功能外，FPGA正进入系统核心，这已经是一种趋势，特别是在射频卡应用方面。”

与WCDMA相似，TD基站射频卡处理涉及到DUC(数字上变频)、DDC(数字下变频)、CFR(峰值因子降低)和DPD(数字预失真)等。不同的是，由于TD采用智能天线(SA)等先进技术，在提升基站容量的同时，也带来了更多通道和更多成本。温得敏解释说：“由于智能天线在均匀圆阵列(UCA)中使用了多达8个天线，实现和部署成本都比WCMDA系统高。实现成本高是因为要为UCA中的每个天线复制收发链，除了额外的ADC和DAC外，需要为每个天线复制DUC和DDC链。因此正确实现SA，同时获得性能和成本效益，是基站设备商的主要挑战之一。”

而FPGA的强大并行处理能力可以很好满足这种需求。温得敏表示，以专用芯片组的方式复制DUC和DDC链，会对PCB面积、功耗、散热以及射频卡的可靠性产生影响。利用Virtex4 SX FPGA中内嵌的DSP48乘法器，赛灵思为数字前端(DFE)设计提供完整参考方案包。采用赛灵思的TD DFE方案，基站供应商能够实现18通道射频卡、6载波和3天线的配置，只需使用单个的Virtex4 SX25，取代多达5×DUC和5×DDC ASSP芯片组，可获得更低成本、更低功耗和更好的电路板可靠性。

温得敏还补充说，通过使用恰当的打包方案，基站供应商可以方便升级，满足额外的需求，例如采用更多的天线或诸如MIMO这样的先进天线应用。这意味着升级到更大型的FPGA，无需更改最初的射频卡PCB。另外，采用赛灵思最新的65nm Virtex 5，客户可以获得更强性能和更大功耗节省。

对于DFE应用，Altera公司通信业务部门高级总监Arun Iyengar也指出：“TD射频卡的多通道特性非常适合采用FPGA。利用我们DSP Builder工具中的IF Modem框架和创新，在Stratix III DSP引擎上实现时分复用和多路通道，Altera FPGA能够轻松完成这些任务。”

除了实现成本外，采用智能天线的另外一个问题就是现场安装成本。一个解决方法是使用射频拉远单元(RRU)，PA靠近天线阵列，因此缩短昂贵的低损耗RF同轴线。连接RRU和基带卡是采用IF数据协议，例如CPRI或者OBSAI光纤链路，而它们通常在FPGA中实现，Altera和赛灵思都有相关解决方案。温得敏表示：“赛灵思通过合作伙伴提供完整的RRU方案，可以用于WCDMA、WiMax和TD-SCDMA。”

Altera的Iyengar还补充说，由于TD使用智能天线，必须进行智能天线校准，在任何公开的出版物中，对这一关键领域的关注还不够。校准目的是估算并补偿多路天线接收和发送侧引入的振幅和相位差。因此，校准单元作为基站的一部分，类似基站的另一个发射器和接收器，从而可以估算这些差异。这需要进行系统分支(system ramification)，并且需要很深的技术，而Altera在这方面有丰富的系统经验，并且与客户在系统规划上分享这些经验。

TD基站主要芯片供应商德州仪器(TI)也表示，TD信号链密度要求采用高集成度方案，以节省PCB面积，另外，它也给射频卡上高质量时钟分配带来挑战。由于产品线宽广，TI目前提供成熟的完整信号链方案，包括DDC/DUC、高速数据转换器、RF、时钟、背板接口以及标准逻辑组件等。TI强调端：“在收发端，TI产品路线图将和TD发展方向保持一致，为演进中的TD提供完整解决方案。一个例子就是最新的只有单个天线的室内RRU，与室外RRU不同的是，室内RRU定位于更高输出功率，因此需要开发最佳效率和性能的新技术。TI关注这种演进需求，将利用广泛IP组合提供高集成度芯片组方案。”

TD演进加剧基带卡上DSP和FPGA之争

除了射频卡外，FPGA更大的野心还在于基带卡，而这一直是TI和飞思卡尔等DSP芯片厂商的领地，不久前，TI就宣布，大部分中国试运行中的TD基站采用了其TMS320TCI100 DSP。虽然现阶段FPGA主要还是充当DSP的协处理器，但随着两者都在向对方领地渗透，未来两者的正面竞争不可避免。

Altera的Iyengar介绍说，和WCDMA类似，FPGA在TD数字基带中用于实现码片率处理以及同步(FFT或者FIR相关)，还可以用于TD基带中的联合检测，以及实现QRD-RLS脉动阵列等。他还指出，更强的处理需求，使得更多FPGA将应用于基带卡中。他解释说，几年前，CDMA带宽只有1.25MHz，目前谈论的LTE单载波带宽达到了20MHz。作为一种趋势，所有无线技术都向OFDMA-MIMO发展。另外，网络架构正扁平化，很多功能进入基站中，以降低延迟和为最终用户提供真正的移动宽带体验。这导致需要更强的处理能力，大部分是纯粹的数据通路和并行处理，基于FPGA的基站利用了FPGA天生的灵活性和扩展性，无论是传输回程卡、MAC/RLC(射频链路控制)、PHY还是射频收发器，FPGA应用都在逐步增长。Iyengar总结说：“ DSP SoC非常适合实现某些信号处理任务，例如控制或者非确定性任务。我们认为基于FPGA和DSP的基站将是主流，只有很少的ASIC新设计。”

和Altera一样，赛灵思的温得敏也认为FPGA用于基带信号处理的驱动力是更高的数据率和更低的延时需求，但他的观点更为激进，暗示FPGA将取代DSP成为基带核心。他表示，传统的系统划分方法是，DSP芯片用于符号率处理，FPGA用于诸如码片率处理这样的高计算量和重复性任务。然而，更小的延时要求、链接自适应和为不同服务提供QoS的需求，预计未来更多的FPGA将应用于诸如LTE要求的基带功能。他强调说：“这意味着单独的DSP处理器将转向更高层中的低计算负载和控制应用。另一方面，由于延时要求，系统厂商可能只需要一个网络处理器，所有其它必要的较低层功能都在FPGA上完成。”

对此，TI DSP系统业务发展经理李俭反驳说：“在可预见的未来，FPGA不可能取代DSP。”他表示，数据服务需求要求更强计算能力的同时，也要求复杂控制功能，而通过集成更强加速器、多核和存储架构创新，TI DSP可以同时满足这两种需求，并且可以消除FPGA。

李俭解释说，当谈论DSP的时候，传统意见是看其执行数?运算的速度，例如FFT和CTC等，实际上3G比FFT处理和自适应调制复杂得多，DSP器件中集成的硬件加速器就可以有效完成这类运算。3G不同之处在于数据服务能力，例如HSDPA、HSUPA和未来的LTE，这要求器件在复杂控制和数据处理方面具有良好的性能，而FPGA难以做到。凭借优化的L2内置内存和内部存储架构，TI DSP是市场中性能最均衡的产品：计算速度快;在支持复杂控制代码方面功能强大。市场中的有些产品在硅片内部放置了很大的存储记忆体，但L2缓存却很小很慢，这种方式在数据服务相关应用方面具有很大的设计风险。

除了已大量用于TD试验网的单核TMS320TCI100外，TI还在提供多核DSP TMS320TCI6?87样片，它采用3个1GHz DSP核，可以用于GSM、TD与WiMAX基站。TCI6?87具有天线接口和串行Rapid I/O接口，并集成了TCP2和VCP2加速器，提升了系统性能并降低了成本。值得注意的是，TI已经针对WCDMA基站推出了高集成度3核DSP TMS320TCI6?88，通过集成大量加速器和接口，TCI6?88能够在单芯片上支持WCDMA宏基站所需的所有基带功能，且无需 FPGA、ASIC及其它桥接器件，总BOM缩减为原来的1/5。

TI是否也会为TD基站 定制这样的SoC呢?李俭表示：“TI非常专注于TD系统，至于为TD定制的SoC，目前正在开发之中，我们不能透露细节。”他还指出，除了改善内核性能以外，TI将增加更多强大的硬件加速器以提升系统性能。另外，TI也在提升缓存架构，以扩大领先对手的性能优势。

李俭总结说，从芯片角度来看，FPGA在功耗方面的表现仍然不好，而且在大量生产方面不具有成本效益。将来当TD网络变得更加成熟的时候，一些OEM厂商可能会考虑把ASIC用于码片率处理，外加DSP用于符号率处理，就象一些主要OEM厂商现有的WCDMA系统。当考虑是否设计ASIC时，应该认真分析所需时间和高额研发费用，以确保合理的投资回报。

对于FPGA的成本和功耗问题不利于大量生产的说法，FPGA阵营表示反对。温得敏指出，赛灵思提供两种降成本的途径，一是客户可以利用赛灵思最新的芯片技术，如已经出货的65nm FPGA;二是严格意义上的cost down方法，赛灵思提供easypath FPGA定制技术，可以将单位成本降低30~75%，风险非常低，无需设计工程资源，从开始到完成只需要12周时间。

Altera的Iyengar则强调：“在未来系统中，灵活性和低成本是关键因素。FPGA能满足所有这些发展趋势，它具有内在的低成本能力，例如Altera的HardCopy，将成为首选方法。DSP有一定的灵活性，但是成本不低，ASIC有成本优势，但完全丧失了灵活性”。他还特别强调了Altera 65纳米FPGA的低功耗优势可以降低成本。他解释说，应该同时关注CAPEX成本和OPEX成本，运营商所花费的OPEX几乎是CAPEX的3倍，功耗是一个重大的因素，Altera预见到了这一点，和其他65nm工艺技术相比，从四个方面采取措施解决了功耗问题。

TD Femto基站成为新老厂商的新战场

在WCDMA和WiMax领域，微微基站(Pico)和毫微微基站(Femto)已经成为非常热门的话题。由于它可以降低网络部署成本，解决传统3G室内覆盖和死角问题，改善室内无线宽带服务，并抵抗VoIP的威胁，受到了不少运营商的追捧，也成为芯片供应商争夺的新阵地。

Altera的 Iyengar表示，Pico和Femto是WCDMA和WiMAX的关键增长领域，随着覆盖区域的增加，TD也会走同样的路。Altera的Cyclone和HardCopy等产品在Pico和Femto上都得到了广泛应用。对于Pico，我们的解决方案被WCDMA、WiMAX、CDMA2k和TD产品所采用。WCDMA、CDMA2k和WiMAX Femto产品也有较大的需求，不过目前还没有看到任何TD Femto产品的公开发布。当然，我们也完全能满足这一市场领域的需求。

赛灵思的温得敏也指出，WCDMA领域Pico 和Femto需求背后的推动力是提供更高容量和更高速率的数据服务，例如为手机用户提供VoD服务，而无需给宏基站带来负担。TD网络将会看到这种需求，特别是不久的将来IPTV和带高清LCD的手机等杀手级应用变得普遍。

不过，TI却认为TD Femto还需要一段时间。李俭表示，TI发现有些运营商对于Femto布署感兴趣，而且希望在2008年开始场外试验。但是，具体的系统和产品要求不是非常明确，而且似乎仍在变化之中。OEM厂商担心在布署Femto时会遇到障碍：(1)频率规划，以及femto基站和macro/mirco/pico基站之间的干扰问题仍然有待解决;(2)DSL传输的QoS问题;(3)运营商能够获利的商业模式问题;(4)需要很多功能，但目标成本非常低。

李俭表示， TD首要任务是建立网络覆盖，在TD布署的初期阶段，Femto需求应该不是非常迫切，甚至从运营商的角度看也是如此，另外Femto基站规格尚未确定。但他也表示，TI DSP产品线范围广泛，从低成本、高性价比的达芬奇系列(ARM+DSP)到高性能多核DSP，如何建立Femto基站，取决于客户的目标规格。

赛灵思的温得敏则再一次“向DSP开炮”：和单个宏/微基站相比，Femto只需服务于很少的用户，因此目前用于基带处理的DSP处理器是“大材小用”。另外，由于Femto和WLAN接入点类似，因此BOM成本将是主要推动力。因此，为了满足Femto设计，用户会很自然用低成本的处理器实现更高层功能，同时用DSP优化的低成本Spartan-DSP实现物理层——Spartan-DSP的计算性能可达30GMAC。

新兴基带芯片供应商picoChip总裁兼CEO Guillaume d'Eyssautier认同BOM成本是Femto的主要推动力。不过，他笑道：“因为成本和功耗问题，我们的竞争对既不是DSP，也不是FPGA，而是ASIC，不过ASIC没有我们的灵活性。”多核DSP厂商PicoChip是目前Femto的主要芯片供应商之一，据称也有中国厂商采用其芯片研发TD Femto。

与传统DSP、FPGA处理器不同的是，picoChip的多核DSP是一种粗粒度的超大规模并行异构16位处理器阵列，其运算和通信资源是静态分配的，它把专用ASIC的计算密度和传统高端DSP的可编程性结合在一起，据称可取代含有多个DSP、FPGA及通用控制器的混合架构体系。目前picoChip采用90纳米工艺的第三代PC202器件已经量产，它集成了ARM9核(280MHz)，含有248个处理单元，片上集成了FFT、CTC、Viterbi、R-S和Encryption等硬件加速器，可提供230GMIPS和31GMACS的性能。