EDA中的系统总体组装电路的VHDL源程序XSKZQ.VHD的仿真
时间：2018-06-06 11:10:03
手机看文章
扫描二维码
随时随地手机看文章
[导读]从如图可以看出，当SELOUT分别等于0，1，2，3，4，5，6，7时，分别选择对应的输入数据输出，达到了设计要求。
如图 XSKZQ.VHD的仿真图来源:ks990次
从如图可以看出，当SELOUT分别等于0，1，2，3，4，5，6，7时，分别选择对应的输入数据输出，达到了设计要求。
如图 XSKZQ.VHD的仿真图
来源:ks990次
下载文档
