EDA典型单元电路的FIFO图
时间：2018-06-07 11:10:09
手机看文章
扫描二维码
随时随地手机看文章
[导读]FIFO是先进先出堆栈，作为数据缓冲器，通常其数据存放结构完全与RAM一致，只是存取方式有所不同。
【例】 设计一个8×8先进先出堆栈FIFO的VHDL程序，并使用MAX+p1us Ⅱ进行仿真。
仿真结果如图示。
如图 先进先出
FIFO是先进先出堆栈，作为数据缓冲器，通常其数据存放结构完全与RAM一致，只是存取方式有所不同。
【例】 设计一个8×8先进先出堆栈FIFO的VHDL程序，并使用MAX+p1us Ⅱ进行仿真。
仿真结果如图示。
如图 先进先出栈MYFIF0仿真图
来源:ks990次
下载文档
