EDA典型单元电路的分频电路的设计

在基于EDA技术的数字电路系统设计中，分频电路应用得十分广泛，常常使用分频电路来得到数字系统中各种不同频率的控制信号。所谓分频电路，就是将一个给定的频率较高的数字输入信号，经过适当的处理后，产生一个或数个频率较低的数字输出信号。分频电路本质上是加法计数器的变种，其计数值由分频常数N=fin/fout决定，其输出不是一般计数器的计数结果，而是根据分频常数对输出信号的高、低电平进行控制。

【例1】设计一个将1 kHz的方波信号变为正、负周不等的50 Hz信号的分频电路的VHDL程序，并使用MAX＋+p1us Ⅱ进行仿真。

仿真结果如图所示。

如图1 FJYFP分频器的仿真波形

【例2】 设计一个将1 kHz的方波信号变为为正、负周相等的50 Hz方波信号的分频电路的VHDL程序，并使用MAX+p1us Ⅱ进行仿真。

仿真结果如图所示。

如图2 JYFP分频器的仿真波形

【例3】设计一个通用的可输出输入信号的2分频信号、4分频信号、8分频信号、16分频信号、2位2分频信号序列、2位4分频信号序列的分频电路的VHDL程序，并使用MAX+p1us Ⅱ进行仿真。

仿真结果如图所示。

如图3 TYFP分频器的仿真波形