EDA典型单元电路的可逆计数器

所谓可逆计数器，就是根据计数控制信号的不同，在时钟脉冲作用下，计数器可以进行加1或者减1操作的一种计数器。可逆计数器有一个特殊的控制端，这就是DR端。当DIR='0'时，计数器进行加1操作，当DIR='1'时，计数器就进行减1操作。

【例】 用VHDL设计一个八进制可逆计数器，并使用MAX+p1us Ⅱ进行仿真。

仿真结果如图所示。

如图 八进制可逆计数器BCNT8的仿真波形