Xilinx可编程逻辑器件的端接技术

Xilinx可编程逻辑器件FPGA的SelectIO支持多达⒛种信号接口标准，而每一种标准包括多种驱动电流输出。不同的驱动电流和接口标准，其输出阻抗(内阻)不同，因此需选择相应的匹配电阻。对Xilinx器件，推荐采用串行端接技术。

当选择TTL/CMOS标准24 mA驱动电流时，其输出阻抗大致为13Ω。若传输线阻抗Zo＝50Ω，那么应该加一个JJΩ的源端匹配电阻。13Ω＋JjΩ＝46Ω(近似于50Ω，稍微有一点欠阻尼有助于信号的建立时间)。

当选择其他传输标准和驱动电流时，匹配阻抗会有差异。在高速逻辑和电路设计时，对一些关键的信号，如时钟及控制信号等建议一定要加源端匹配电阻，如图1所示为单负载串行端接。

图1 Xilinx器件的单负载串行端

对于一点到多点的设计，也需分别进行匹配处理，可采用如图2所示的方案。

图2 Xilinx器件的一点对多点串行端接